Schedule

日程一覧

神奈川県への緊急事態宣言発出により、開催形態変更や開催中止の講座があります。
ご注意ください。
該当講座にお申込みの方へは順次メールにてご連絡しておりますが、
ご不明な点は下記メールアドレスまでご連絡ください。
 training-qa@hdlab.co.jp

現在予定しているXILINXトレーニングコースのスケジュールと申込受付状況一覧です。お申込の際は「受付中」をクリックしてください。なお、お申込状況により、受講規約の申込終了日前であっても、コース受付を終了させていただく場合がございます。ご容赦下さい。
※日程は予告なく変更する場合があります。
※「受付中」の文字をクリックすると、お申込みフォームへ移動します。
※お申込みの締切は、締切日の17時になります。ご注意ください。
※日程変更予定と記載したコースの受付は現在中断しています。
受付再開まで少々お待ちください。

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)締め切り日(内部用)開催可否(内部用)
embe.pngZynq SoC システムアーキテクチャ10/5(火)~10/6(水)
申込締切日:9/27
10:00~18:00
オンライン1092エンベデッドコース2021年10月2021092717001
Vivado.pngVivado Design Suite でのUltraFast設計手法10/7(木)
申込締切日:9/28
10:00~17:30
オンライン開催中止FPGAデバイス&ツールコース2021年10月2021092817000
no_image.pngZynq UltraScale+ MPSoC システムアーキテクチャ10/7(木)~10/8(金)
申込締切日:9/28
10:00~18:00
オンライン1094アドバンスドコース2021年10月2021092817001
Vivado.pngVivado Design Suite でのインプリメント手法10/8(金)
申込締切日:9/29
10:00~17:30
オンライン開催中止FPGAデバイス&ツールコース2021年10月2021092917000
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門10/12(火)
申込締切日:10/1
10:00~17:30
新横浜(hdLab)1096FPGAデバイス&ツールコース2021年10月2021100117001
CONN.pngPCI Express デザイン10/12(火)~10/13(水)
申込締切日:10/1
10:00~17:30
オンライン開催中止高速インターフェイスコース2021年10月2021100117000
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン10/13(水)
申込締切日:10/6
10:00~18:00
オンライン1098アドバンスドコース2021年10月2021100417001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/14(木)~10/15(金)
申込締切日:10/5
10:00~18:00
オンライン開催中止FPGAデバイス&ツールコース2021年10月2021100517000
Vivado.pngVivado Design Suite でのFPGA設計導入10/18(月)~10/19(火)
申込締切日:10/11
10:00~17:30
オンライン1100FPGAデバイス&ツールコース2021年10月2021101117001
embe.pngARTYを使用したMicroBlaze開発入門10/20(水)
申込締切日:10/13
10:00~17:30
新横浜(hdLab)1101エンベデッドコース2021年10月2021101317001
Vivado.pngXilinxボードワークショップ10/25(月)
申込締切日:10/14
14:00~18:00
新横浜(hdLab)1102FPGAデバイス&ツールコース2021年10月2021101417001
Vivado.png開催決定・締切延長
Vivado Design Suite ツールフロー
10/26(火)
申込締切日:10/19
10:00~17:30
オンライン1103FPGAデバイス&ツールコース2021年10月2021101917001
embe.png開催決定・締切延長
SDKユーザのためのVITIS
10/27(水)
申込締切日:10/20
10:00~18:00
オンライン1104エンベデッドコース2021年10月2021102017001
Vivado.png開催決定・締切延長
Vivado Design Suite を使用したIPの管理
10/28(木)
申込締切日:10/21
10:00~17:30
オンライン1105FPGAデバイス&ツールコース2021年10月2021102117001
Vivado.png開催決定・締切延長
XILINX FPGA向けRTL設計スタイルガイドセミナー
10/28(木)~10/29(金)
申込締切日:10/21
10:00~18:00
オンライン1106FPGAデバイス&ツールコース2021年10月2021102117001
no_image.pngVitis HLSを使った高位合成11/1(月)~11/2(火)
申込締切日:10/21
10:00~18:00
オンライン1107アドバンスドコース2021年11月2021102117000
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級11/4(木)~11/5(金)
申込締切日:10/25
10:00~18:00
オンライン1108FPGAデバイス&ツールコース2021年11月2021102517001
embe.pngZynq SoC エンベデッドシステム開発11/4(木)~11/5(金)
申込締切日:10/25
10:00~18:00
オンライン1109エンベデッドコース2021年11月2021102517001
Vivado.pngVivado Design Suite でのタイミング制約と解析11/8(月)
申込締切日:10/27
10:00~17:30
オンライン1110FPGAデバイス&ツールコース2021年11月2021102717001
Vivado.pngVivado Design Suite でのタイミング クロージャ11/9(火)
申込締切日:10/28
10:00~17:30
オンライン1111FPGAデバイス&ツールコース2021年11月2021102817001
no_image.pngVersal ACAP: アーキテクチャとメソドロジー111/9(火)~11/10(水)
申込締切日:10/28
10:00~18:00
オンライン1112アドバンスドコース2021年11月2021102817001
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級11/11(木)~11/12(金)
申込締切日:11/1
10:00~18:00
オンライン1113FPGAデバイス&ツールコース2021年11月2021110117001
no_image.pngVersal ACAP: アーキテクチャとメソドロジー211/11(木)
申込締切日:11/1
10:00~18:00
オンライン1114アドバンスドコース2021年11月2021110117001
no_image.pngVersal ACAP: ネットワーク オン チップ11/12(金)
申込締切日:11/2
10:00~18:00
オンライン1115アドバンスドコース2021年11月2021110217001
Vivado.pngVivado Design Suite でのUltraFast設計手法11/16(火)
申込締切日:11/5
10:00~17:30
オンライン1116FPGAデバイス&ツールコース2021年11月2021110517001
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック11/18(木)~11/19(金)
申込締切日:11/9
10:00~17:30
オンライン1117FPGAデバイス&ツールコース2021年11月2021110917001
no_image.pngVITISアクセラレーション開発11/18(木)~11/19(金)
申込締切日:11/9
10:00~18:00
オンライン1118アドバンスドコース2021年11月2021110917001
embe.pngSDKユーザのためのVITIS11/24(水)
申込締切日:11/12
10:00~18:00
オンライン1119エンベデッドコース2021年11月2021111217001
Vivado.pngVivado Design Suite でのFPGA設計導入11/25(木)~11/26(金)
申込締切日:11/15
10:00~17:30
オンライン1120FPGAデバイス&ツールコース2021年11月2021111517001
Vivado.pngVivado Design Suite でのインプリメント手法11/29(月)
申込締切日:11/17
10:00~17:30
オンライン1121FPGAデバイス&ツールコース2021年11月2021111717001
Vivado.pngXilinxボードワークショップ11/29(月)
申込締切日:11/17
14:00~18:00
新横浜(hdLab)1122FPGAデバイス&ツールコース2021年11月2021111717001
no_image.pngVersal AI Engine 1: アーキテクチャとデザインフロー11/30(火)~12/1(水)
申込締切日:11/18
10:00~18:00
オンライン1123アドバンスドコース2021年11月2021111817001
no_image.pngVersal AI Engine 2: AI エンジンカーネルを使ったグラフィックプログラミング12/2(木)~12/3(金)
申込締切日:11/22
10:00~18:00
オンライン1124アドバンスドコース2021年12月2021112217001
Vivado.pngVivado Design Suite ツールフロー12/6(月)
申込締切日:11/25
10:00~17:30
オンライン1125FPGAデバイス&ツールコース2021年12月2021112517001
Vivado.pngVivado Design Suite を使用したIPの管理12/7(火)
申込締切日:11/26
10:00~17:30
オンライン1126FPGAデバイス&ツールコース2021年12月2021112617001
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション12/9(木)
申込締切日:11/30
10:00~17:30
新横浜(hdLab)1127FPGAデバイス&ツールコース2021年12月2021113017001
no_image.pngVitisAIプラットフォーム12/9(木)~12/10(金)
申込締切日:11/30
10:00~17:00
オンライン1128アドバンスドコース2021年12月2021113017001
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/14(火)~12/15(水)
申込締切日:12/3
10:00~18:00
オンライン1129エンベデッドコース2021年12月2021120317001
Vivado.pngVivado Design Suite でのタイミング制約と解析12/16(木)
申込締切日:12/7
10:00~17:30
オンライン1130FPGAデバイス&ツールコース2021年12月2021120717001
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン12/16(木)~12/17(金)
申込締切日:12/7
10:00~18:00
オンライン1131アドバンスドコース2021年12月2021120717001
Vivado.pngVivado Design Suite でのタイミング クロージャ12/17(金)
申込締切日:12/8
10:00~17:30
オンライン1132FPGAデバイス&ツールコース2021年12月2021120817001
embe.pngSDKユーザのためのVITIS12/20(月)
申込締切日:12/9
10:00~18:00
オンライン1133エンベデッドコース2021年12月2021120917001
Vivado.pngVivado Design Suite でのFPGA設計導入12/22(水)~12/23(木)
申込締切日:12/13
10:00~17:30
オンライン1134FPGAデバイス&ツールコース2021年12月2021121317001