Schedule

日程一覧

現在予定しているXILINXトレーニングコースのスケジュールと申込受付状況一覧です。お申込の際は「受付中」をクリックしてください。なお、お申込状況により、受講規約の申込終了日前であっても、コース受付を終了させていただく場合がございます。ご容赦下さい。
※日程は予告なく変更する場合があります。
※「受付中」の文字をクリックすると、お申込みフォームへ移動します。

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用) 
Vivado.pngVivado Design Suite ツールフロー5/12(火)
10:00~17:30
申込締切日:4/27
オンライン開催
※場所変更
開催中止FPGAデバイス&ツールコース2020年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/13(水)
10:00~17:30
申込締切日:4/28
オンライン開催
※場所変更
開催中止FPGAデバイス&ツールコース2020年5月
no_image.pngZynq UltraScale+ MPSoC システムアーキテクチャ5/14(木)~15(金)
10:00~18:00
申込締切日:4/30
オンライン開催
※場所変更
開催中止アドバンスドコース2020年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/19(火)~20(水)
10:00~18:00
申込締切日:5/8
オンライン開催
※場所変更
開催中止DSPコース2020年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/21(木)~22(金)
10:00~17:30
申込締切日:5/12
オンライン開催
※場所変更
開催中止FPGAデバイス&ツールコース2020年5月
Vivado.pngVivado Design Suite でのFPGA設計導入5/26(火)~27(水)
10:00~17:30
申込締切日:5/15
オンライン開催
※場所変更
受付終了FPGAデバイス&ツールコース2020年5月
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン5/28(木)
10:00~18:00
申込締切日:5/19
オンライン開催
※場所変更
受付終了アドバンスドコース2020年5月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5/28(木)~29(金)
10:00~18:00
申込締切日:5/19
オンライン開催
※場所変更
受付終了FPGAデバイス&ツールコース2020年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析6/2(火)
10:00~17:30
申込締切日:5/22
オンライン開催
※場所変更
受付終了FPGAデバイス&ツールコース2020年6月
Vivado.pngVivado Design Suite でのタイミング クロージャ6/3(水)
10:00~17:30
申込締切日:5/25
オンライン開催
※場所変更
受付終了FPGAデバイス&ツールコース2020年6月
embe.pngZynq SoC システムアーキテクチャ6/4(木)~5(金)
10:00~18:00
申込締切日:5/26
オンライン開催
※場所変更
受付終了エンベデッドコース2020年6月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/10(水)~11(木)
10:00~18:00
申込締切日:6/1
オンライン開催
※場所変更
受付終了エンベデッドコース2020年6月
no_image.pngアドバンスドエンベデッドシステムソフトウェア開発6/12(金)
10:00~17:30
申込締切日:6/3
オンライン開催
※場所変更
受付終了アドバンスドコース2020年6月
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン6/18(木)~19(金)
10:00~18:00
申込締切日:6/9
オンライン開催
※場所変更
791アドバンスドコース2020年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/25(木)~26(金)
10:00~17:30
申込締切日:6/16
東京(XILINX)開催中止FPGAデバイス&ツールコース2020年6月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7/2(木)
申込締切日:6/23
10:00~17:30
新横浜(hdLab)799FPGAデバイス&ツールコース2020年7月
embe.pngARTYを使用したMicroBlaze開発入門7/3(金)
申込締切日:6/24
10:00~17:30
新横浜(hdLab)800エンベデッドコース2020年7月
embe.pngVITISでのソフトウエア開発環境7/3(金)
申込締切日:6/24
10:00~17:30
オンライン801エンベデッドコース2020年7月
embe.pngZynq SoC エンベデッドシステム開発7/16(木)~17(金)
申込締切日:7/7
10:00~18:00
新横浜(hdLab)802エンベデッドコース2020年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/9(木)~10(金)
申込締切日:6/30
10:00~17:30
オンライン803FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/15(水)
申込締切日:7/6
10:00~17:30
オンライン804FPGAデバイス&ツールコース2020年7月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級7/9(木)~10(金)
申込締切日:6/30
10:00~18:00
新横浜(hdLab)805FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのタイミング制約と解析7/16(木)
申込締切日:7/7
10:00~17:30
オンライン806FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのタイミング クロージャ7/17(金)
申込締切日:7/8
10:00~17:30
オンライン807FPGAデバイス&ツールコース2020年7月
no_image.pngZynq UltraScale+ MPSoC システムアーキテクチャ7/21(火)~22(水)
申込締切日:7/10
10:00~18:00
オンライン808アドバンスドコース2020年7月
Vivado.pngVivado Design Suite ツールフロー7/29(水)
申込締切日:7/16
10:00~17:30
オンライン809FPGAデバイス&ツールコース2020年7月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/30(木)~31(金)
申込締切日:7/17
10:00~18:00
オンライン810FPGAデバイス&ツールコース2020年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/30(木)~31(金)
申込締切日:7/17
10:00~18:00
新横浜(hdLab)811FPGAデバイス&ツールコース2020年7月
Vivado.pngXilinxボードワークショップ7/6(月)
申込締切日:6/25
14:00~18:00
新横浜(hdLab)812FPGAデバイス&ツールコース2020年7月
Vivado.pngXilinxボードワークショップ7/20(月)
申込締切日:7/9
14:00~18:00
新横浜(hdLab)813FPGAデバイス&ツールコース2020年7月