無償セミナー(2月1日開催):XILINX ランクアップ セミナー横浜 Season 1 Vol.3 ~RTL視点の設計時短テクニック~

いつもHDLAB社XILINXトレーニングをお引き立て頂き、誠にありがとうございます。日頃の感謝を込めて、XILINXトレーニングコースの主要コースから厳選した内容を無償セミナーとしてご提供いたします。皆様のお申込みをお待ちしております。

<はじめに>
本セミナーは、ご自身のRTL設計手法が一般的で効率的なのかを確認もしくは知りたい方、バグなどによる手戻りを少なくしたい方に向け、FPGAの内部構造を考慮したRTL記述方法・ノウハウをご紹介し設計期間を短縮することを目的とし、「RTL視点の設計時短テクニック」と題して開催いたします。本編では、実デザインでよく問題となる回路構成や記述について、考え方や対策をご紹介します。主な説明内容は以下の通りです。

RTL設計スタイルガイド
・FPGAの初期化、非同期クロックドメイン間の通信について説明します。
・バグを少なくするRTLコーディングスタイルについて説明します。

<実施概要>
・セミナータイトル:RTL視点の設計時短テクニック
・使用トレーニングコンテンツ:XILINX FPGA向けRTL設計スタイルガイドセミナー
・日程:2月1日(金)13:00-17:30 ※受付開始12:20
・場所:イノテックビル(JR新横浜駅徒歩5分、市営地下鉄ブルーライン新横浜駅徒歩3分)
・定員:100名様
・講師:株式会社エッチ・ディー・ラボ 代表取締役 長谷川 裕恭
・事前登録制 / 登録期限:1月29日(火)午後5時
・参加費用 : 無償
・主催:株式会社エッチ・ディー・ラボ

<対象者>
・XILINX FPGA設計のスキルアップを目指す方

<受講要件>
・FPGA設計経験がある方

<内容*1>
・初期リセットとFPGAの初期化
・非同期クロックドメイン間の通信
・バグを少なくするRTLコーディングスタイル、他

*1 内容は予告なく変更する場合がございます。
お申し込み)こちらから


同業他社の方のご参加はお断りさせて頂く場合がございます。