[1日コース] Vivado ロジック解析を使用したデバッグ テクニック

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
embe.pngZynq SoC システムアーキテクチャ4/4(木)~5(金)
10:00~18:00
申込締切日:3/26
東京(XILINX)受付終了エンベデッドコース2019年4月
embe.pngZynq SoC エンベデッドシステム開発4/11(木)~12(金)
10:00~18:00
申込締切日:4/2
東京(XILINX)受付終了エンベデッドコース2019年4月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級4/11(木)~12(金)
10:00~18:00
申込締切日:4/2
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年4月
embe.png[入門] C/C++によるSDSoC開発環境4/17(水)
10:00~18:00
申込締切日:4/8
東京(XILINX)開催中止エンベデッドコース2019年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/17(水)
10:00~17:30
申込締切日:4/8
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2019年4月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法4/18(木)~19(金)
10:00~18:00
申込締切日:4/9
東京(XILINX)開催中止エンベデッドコース2019年4月
Vivado.pngVivado Design Suite でのFPGA設計導入4/23(火)~24(水)
10:00~17:30
申込締切日:4/12
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/23(火)~24(水)
10:00~18:00
申込締切日:4/12
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年4月
Vivado.pngVivado Design Suite ツールフロー5/8(水)
10:00~17:30
申込締切日:4/19
東京(XILINX)開催中止FPGAデバイス&ツールコース2019年5月
no_image.pngアドバンスドエンベデッドシステムハードウェア開発5/9(木)~10(金)
10:00~17:30
申込締切日:4/22
東京(XILINX)満席アドバンスドコース2019年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/14(火)~15(水)
10:00~17:30
申込締切日:4/25
東京(XILINX)開催中止FPGAデバイス&ツールコース2019年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/16(木)~17(金)
10:00~18:00
申込締切日:5/7
東京(XILINX)受付終了DSPコース2019年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/21(火)
10:00~17:30
申込締切日:5/10
東京(XILINX)開催中止FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのFPGA設計導入5/23(木)~24(金)
10:00~17:30
申込締切日:5/14
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/23(木)
10:00~17:30
申込締切日:5/14
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/24(金)
10:00~17:30
申込締切日:5/15
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年5月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5/27(月)~28(火)
10:00~18:00
申込締切日:5/16
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2019年5月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/5(水)~6(木)
10:00~18:00
申込締切日:5/27
東京(XILINX)受付終了エンベデッドコース2019年6月
no_image.pngアドバンスドエンベデッドシステムソフトウェア開発6/7(金)
10:00~17:30
申込締切日:5/29
東京(XILINX)開催中止アドバンスドコース2019年6月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/11(火)
10:00~17:30
申込締切日:5/31
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年6月
embe.png[入門] C/C++によるSDSoC開発環境6/12(水)
10:00~18:00
申込締切日:6/3
東京(XILINX)開催中止エンベデッドコース2019年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(水)
10:00~17:30
申込締切日:6/3
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年6月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法6/13(木)~14(金)
10:00~18:00
申込締切日:6/4
東京(XILINX)受付終了エンベデッドコース2019年6月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級6/18(火)~19(水)
10:00~18:00
申込締切日:6/7
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/20(木)~21(金)
10:00~17:30
申込締切日:6/11
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/25(火)
10:00~17:30
申込締切日:6/14
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年6月
embe.pngZynq SoC システムアーキテクチャ7/4(木)~5(金)
10:00~18:00
申込締切日:6/25
東京(XILINX)満席エンベデッドコース2019年7月
CONN.pngPCI Express デザイン7/11(木)~12(金)
10:00~17:30
申込締切日:7/2
東京(XILINX)受付終了高速インターフェイスコース2019年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/17(水)
10:00~17:30
申込締切日:7/5
東京(XILINX)開催中止FPGAデバイス&ツールコース2019年7月
embe.pngZynq SoC エンベデッドシステム開発7/23(火)~24(水)
10:00~18:00
申込締切日:7/11
東京(XILINX)受付終了エンベデッドコース2019年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/23(火)~24(水)
10:00~18:00
申込締切日:7/11
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/25(木)~26(金)
10:00~17:30
申込締切日:7/16
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年7月
no_image.pngアドバンスドエンベデッドシステムハードウェア開発8/1(木)~2(金)
10:00~17:30
申込締切日:7/23
東京(XILINX)707アドバンスドコース2019年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/6(火)
10:00~17:30
申込締切日:7/26
新横浜(hdLab)719FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/7(水)
10:00~17:30
申込締切日:7/29
新横浜(hdLab)720FPGAデバイス&ツールコース2019年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/27(火)~28(水)
10:00~18:00
申込締切日:8/16
東京(XILINX)708DSPコース2019年8月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8/27(火)~28(水)
10:00~18:00
申込締切日:8/16
新横浜(hdLab)721FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite でのFPGA設計導入8/29(木)~30(金)
10:00~17:30
申込締切日:8/20
東京(XILINX)709FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite ツールフロー9/3(火)
10:00~17:30
申込締切日:8/23
東京(XILINX)710FPGAデバイス&ツールコース2019年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/4(水)~5(木)
10:00~18:00
申込締切日:8/26
東京(XILINX)711エンベデッドコース2019年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/4(水)
10:00~17:30
申込締切日:8/26
新横浜(hdLab)722FPGAデバイス&ツールコース2019年9月
embe.pngARTYを使用したMicroBlaze開発入門9/5(木)
10:00~17:30
申込締切日:8/27
新横浜(hdLab)723エンベデッドコース2019年9月
no_image.pngアドバンスドエンベデッドシステムソフトウェア開発9/6(金)
10:00~17:30
申込締切日:8/28
東京(XILINX)712アドバンスドコース2019年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/6(金)
10:00~17:30
申込締切日:8/28
新横浜(hdLab)724FPGAデバイス&ツールコース2019年9月
embe.png[入門] C/C++によるSDSoC開発環境9/11(水)
10:00~18:00
申込締切日:9/2
東京(XILINX)713エンベデッドコース2019年9月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法9/12(木)~13(金)
10:00~18:00
申込締切日:9/3
東京(XILINX)714エンベデッドコース2019年9月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9/17(火)~18(水)
10:00~18:00
申込締切日:9/5
新横浜(hdLab)725FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック9/19(木)~20(金)
10:00~17:30
申込締切日:9/9
東京(XILINX)715FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/25(水)~26(木)
10:00~17:30
申込締切日:9/12
東京(XILINX)716FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション9/27(金)
10:00~17:30
申込締切日:9/17
東京(XILINX)717FPGAデバイス&ツールコース2019年9月

FPGA デザインがその複雑さを増しつつある中で、開発者は設計およびデバッグの時間を短縮する方法を常に必要としています。強力でありながら使いやすい Vivado® ロジック解析を使用するデバッグ ソリューションは、検証とデバッグにかかる時間を最小限に抑えることができます。  このトレーニング コースでは、コアおよびツールについて紹介し、トリガーの有効な使用法を説明するだけでなく、デザインを効率的にデバッグすることで設計/開発の総時間の短縮を可能する方法を示します。このコースには、Vivado デバッグ ツールを使用することで、検証やデバッグにおける課題をいかに解決できるかを学習する実践的な演習が含まれます。

[このコースで学べること]

コース名[1日コース]Vivado ロジック解析を使用したデバッグ テクニック
ソフトウェアツールVivado Design Suite 2018.1
ハードウェアKintex-7 FPGA KC705ボード
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者検証やデバッグに要する時間を短縮したいと考えるシステムおよびロジックの設計者
受講要件・HDL (VHDL または Verilog) の基礎知識がある方
・基本的な FPGA 設計スキル
・中級レベルの FPGA 設計スキル
・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する
コース内容・Vivado Logic Analyzer入門
・デバッグコア
・ネットリスト挿入フロー
・演習 ネットリスト挿入フロー
・HDLインスタンシエーションフロー
・演習 HDLインスタンシエーションフロー
・IPインテグレーターでのデバッグフロー
・演習 IPインテグレーターでのデバッグフロー
・オプション:インクリメンタルコンパイルフロー
・Vivado Design SuiteでのECOフロー
・演習 Vivado Design SuiteでのECOフロー
・Vivado Design Suiteデバッグ手法