7 シリーズ FPGA デザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級2/19(火)~20(水)
10:00~18:00
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite ツールフロー2/20(水)
10:00~17:30
東京(XILINX)開催中止FPGAデバイス&ツールコース2019年2月
embe.pngZynq SoC エンベデッドシステム開発2/21(木)~22(金)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年2月
embe.pngアドバンスドエンベデッドシステムハードウェア開発2/26(火)~27(水)
10:00~17:30
東京(XILINX)受付終了エンベデッドコース2019年2月
Vivado.pngVivado Design Suite でのタイミング クロージャ2/28(木)
10:00~17:30
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年2月
embe.png[大阪][入門] C/C++によるSDSoC開発環境2/28(木)
10:00~18:00
大阪(PALTEK)開催中止エンベデッドコース2019年2月
DSP.png[1日コース] Cコードベースの設計 : Vivado HLx を使用した高位合成3/1(金)
10:00~18:00
大阪(PALTEK)開催中止DSPコース2019年3月
embe.pngZynq SoC システムアーキテクチャ3/5(火)~6(水)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年3月
Vivado.pngVivado Design Suite でのFPGA設計導入3/7(木)~8(金)
10:00~17:30
東京(XILINX)満席FPGAデバイス&ツールコース2019年3月
embe.pngARTYを使用したMicroBlaze開発入門3/7(木)
10:00~17:30
新横浜(hdLab)受付終了エンベデッドコース2019年3月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3/8(金)
10:00~17:30
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年3月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級3/11(月)~12(火)
10:00~18:00
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年3月
embe.png[入門] C/C++によるSDSoC開発環境3/12(火)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年3月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法3/13(水)~14(木)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年3月
Vivado.png[大阪] Vivado Design Suite ツールフロー3/14(木)
10:00~17:30
大阪(PALTEK)受付終了FPGAデバイス&ツールコース2019年3月
Vivado.png[1日コース] Vivado ロジック解析を使用したデバッグ テクニック3/15(金)
10:00~17:30
大阪(PALTEK)受付終了FPGAデバイス&ツールコース2019年3月
DSP.pngXilinx/Vivado HLSツールを使ったC言語入門3/18(月)
10:00~18:00
新横浜(hdLab)受付終了DSPコース2019年3月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック3/19(火)~20(水)
10:00~17:30
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年3月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発3/27(水)~28(木)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年3月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発3/29(金)
10:00~17:30
東京(XILINX)受付終了エンベデッドコース2019年3月
embe.pngZynq SoC システムアーキテクチャ4/4(木)~5(金)
10:00~18:00
東京(XILINX)受付終了エンベデッドコース2019年4月
embe.pngZynq SoC エンベデッドシステム開発4/11(木)~12(金)
10:00~18:00
東京(XILINX)677エンベデッドコース2019年4月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級4/11(木)~12(金)
10:00~18:00
新横浜(hdLab)692FPGAデバイス&ツールコース2019年4月
embe.png[入門] C/C++によるSDSoC開発環境4/17(水)
10:00~18:00
東京(XILINX)678エンベデッドコース2019年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/17(水)
10:00~17:30
新横浜(hdLab)693FPGAデバイス&ツールコース2019年4月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法4/18(木)~19(金)
10:00~18:00
東京(XILINX)679エンベデッドコース2019年4月
Vivado.pngVivado Design Suite でのFPGA設計導入4/23(火)~24(水)
10:00~17:30
東京(XILINX)680FPGAデバイス&ツールコース2019年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/23(火)~24(水)
10:00~18:00
新横浜(hdLab)694FPGAデバイス&ツールコース2019年4月
Vivado.pngVivado Design Suite ツールフロー5/8(水)
10:00~17:30
東京(XILINX)681FPGAデバイス&ツールコース2019年5月
embe.pngアドバンスドエンベデッドシステムハードウェア開発5/9(木)~10(金)
10:00~17:30
東京(XILINX)682エンベデッドコース2019年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/14(火)~15(水)
10:00~17:30
東京(XILINX)683FPGAデバイス&ツールコース2019年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/16(木)~17(金)
10:00~18:00
東京(XILINX)684DSPコース2019年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/21(火)
10:00~17:30
東京(XILINX)685FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのFPGA設計導入5/23(木)~24(金)
10:00~17:30
東京(XILINX)686FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/23(木)
10:00~17:30
新横浜(hdLab)695FPGAデバイス&ツールコース2019年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/24(金)
10:00~17:30
新横浜(hdLab)696FPGAデバイス&ツールコース2019年5月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級5/27(月)~28(火)
10:00~18:00
新横浜(hdLab)697FPGAデバイス&ツールコース2019年5月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/5(水)~6(木)
10:00~18:00
東京(XILINX)687エンベデッドコース2019年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/7(金)
10:00~17:30
東京(XILINX)688エンベデッドコース2019年6月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/11(火)
10:00~17:30
新横浜(hdLab)698FPGAデバイス&ツールコース2019年6月
embe.png[入門] C/C++によるSDSoC開発環境6/12(水)
10:00~18:00
東京(XILINX)689エンベデッドコース2019年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(水)
10:00~17:30
新横浜(hdLab)699FPGAデバイス&ツールコース2019年6月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法6/13(木)~14(金)
10:00~18:00
東京(XILINX)690エンベデッドコース2019年6月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級6/18(火)~19(水)
10:00~18:00
新横浜(hdLab)700FPGAデバイス&ツールコース2019年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/20(木)~21(金)
10:00~17:30
東京(XILINX)691FPGAデバイス&ツールコース2019年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/25(火)
10:00~17:30
新横浜(hdLab)701FPGAデバイス&ツールコース2019年6月

このコースは、7 シリーズ FPGA のアーキテクチャ リソースを活かした設計方法を身に付けることを目的としています。受講対象者は、FPGA の使用経験がある設計者と、それほど経験を持たない設計者 (FPGA 設計導入コースの修了は必須) の両方となっています。コースの内容は、7 シリーズ FPGA に含まれる重要なリソースを理解し、適切に使用できるようになることに重点を置いて解説されています。

[このコースで学べること]

コース名7 シリーズ FPGA デザイン
ソフトウェアツールVivado System Edition 2014.3
トレーニング期間2日間
受講料 お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者7 シリーズデバイス ファミリを使用するすべての設計者
受講要件・「Vivado Design SuiteでのFPGA 設計導入」コースを修了した方
・VHDL または Verilog の中級レベルの知識
コース内容1 日目
・7 シリーズ FPGA の概要
・CLB アーキテクチャ
・スライス フリップフロップ
・演習 1: CLB リソース
・メモリ リソース
・演習 2 : メモリ リソース
・DSP リソース
・演習 3: DSP リソース
2 日目
・I/O リソース
・演習 4: I/O リソース
・クロック リソース
・演習 5 : クロック リソース
・メモリ コントローラー
・専用ハードウェア
・コーディング テクニック