アドバンスドエンベデッドシステムハードウェア開発

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)受付終了エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/3(火)~4(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/5(木)~6(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite を使用したシミュレーション7/10(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/11(水)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
CONN.pngPCI Express デザイン7/12(木)~13(金)東京(XILINX)受付終了高速インターフェイスコース2018年7月
embe.pngZynq SoC システムアーキテクチャ7/19(木)~20(金)東京(XILINX)受付終了エンベデッドコース2018年7月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック7/26(木)~27(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入8/2(木)~3(金)東京(XILINX)596FPGAデバイス&ツールコース2018年8月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級8/6(月)~7(火)新横浜(hdLab)609FPGAデバイス&ツールコース2018年8月
embe.pngZynq SoC エンベデッドシステム開発8/7(火)~8(水)東京(XILINX)597エンベデッドコース2018年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/21(火)新横浜(hdLab)610FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/22(水)新横浜(hdLab)611FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite ツールフロー8/24(金)東京(XILINX)598FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション8/29(水)東京(XILINX)599FPGAデバイス&ツールコース2018年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/30(木)~31(金)東京(XILINX)600DSPコース2018年8月
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)601エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)612エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)602FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)603エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)613FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)604エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)614FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)615エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)605エンベデッドコース2018年9月

このコースは、Zynq SoCおよびMicroBlazeソフトプロセッサを使用したシステム設計のために、高度なコンポーネントの組込み方法を紹介します。

演習では、組込みシステムの開発、デバッグ、およびシミュレーションの実践的な使用方法を説明します。 メモリリソースの利用、高性能DMAの実装についても説明します。

[このコースで学べること]

コース名アドバンスドエンベデッドシステムハードウェア開発
ソフトウェアツールVivado Design Suite 2016.3
ハードウェアZynq-7000 SoC ZC702 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者Zynq® SoCを使用したエンベデッド システムを開発するハードウェア設計エンジニア
受講要件・FPGAの設計経験
・Zynqエンベデッドシステム開発コースの受講、同等の知識
・マイクロプロセッサに関する基礎知識
・HDL モデル作成の経験
コース内容1日目
・エンベデッドハードウェア開発の概要
・ハードウェア - ソフトウェア フロー
・ソフトウェアの概要
・Zynq-7000 AP SoC アーキテクチャの概要
・MicroBlazeプロセッサアーキテクチャの概要
・Zynq UltraScale+ MPSoC アーキテクチャの概要
・ハードウェアのデバッグ
・ハードウェアとソフトウェアの同時デバッグ
・メモリ の概要
・ブロック RAM コントローラー
・スタティック メモリ コントローラー
・DDRx メモリの操作
・Zynq-7000ダイナミックメモリコントローラー
・割り込みの概要
・割り込みとZynq-7000デバイス
・汎用割り込みコントローラー
・割り込みとMicroBlaze プロセッサ

2日目
・AXI Streaming : MicroBlazeプロセッサ, FIFO
・AXI : AXI IPの接続
・AXI : DMA
・Zynq-7000 デバイス PS-PL インターフェイス
・高速ペリフェラル:USB, ギガビットイーサネット
・低速ペリフェラル:CAN, I2C, SD/SDIO, SPI, UART
・ユーティリティロジック
・PSリソースの共有
・マルチプロセッサ ハードウェアのアーキテクチャ
・キャッシュ
・プロセッサキャッシュとSCLR
・アクセラレータ コヒーレンシ ポート
・ブート:フロー, PL, フラッシュ イメージの生成
・QEMU

演習
・ハードウェア - ソフトウェア フロー
・Zynq-7000 All Programmable SoCでアーキテクチャの確認
・MicroBlazeプロセッサのアーキテクチャの確認
・Zynq UltraScale+ MPSoCのアーキテクチャの確認
・デバッグ : ハードウェア - デバッグするネットをマークする
・Zynq All Programmable SoC でのデバッグ
・lwIPの概要
・MicroBlazeプロセッサとのPS リソースの共有 - ハードウェア
・MicroBlazeプロセッサとPSリソースの共有 - ソフトウェア
・ソフトウェアからのPLロード