アドバンスドエンベデッドシステムハードウェア開発

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入4/5(木)~6(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC システムアーキテクチャ4/17(火)~18(水)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/18(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC エンベデッドシステム開発4/26(木)~27(金)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
Vivado.pngVivado Design Suite でのFPGA設計導入5/8(火)~9(水)東京(XILINX)574FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/16(水)東京(XILINX)575FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/17(木)~18(金)東京(XILINX)576FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/22(火)新横浜(hdLab)586FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite ツールフロー5/23(水)東京(XILINX)577FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/23(水)新横浜(hdLab)587FPGAデバイス&ツールコース2018年5月
embe.pngアドバンスドエンベデッドシステムハードウェア開発5/24(木)~25(金)東京(XILINX)578エンベデッドコース2018年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/29(火)~30(水)東京(XILINX)579DSPコース2018年5月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)588FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)580FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)589FPGAデバイス&ツールコース2018年6月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)581エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)582エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)590FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)583エンベデッドコース2018年6月

このコースは、Zynqのプログラマブルシステムオンチップ(SoC)およびMicroBlazeソフトプロセッサを使用したシステム設計のために、高度なコンポーネントの組込み方法を紹介します。

演習では、組込みシステムの開発、デバッグ、およびシミュレーションの実践的な使用方法を説明します。 メモリリソースの利用、高性能DMAの実装についても説明します。

[このコースで学べること]

コース名アドバンスドエンベデッドシステムハードウェア開発
ソフトウェアツールVivado Design Suite 2016.3
ハードウェアZynq-7000 All Programmable SoC ZC702 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者エンベデッド開発キットを使用し、ザイリンクス Zynq All Programmable SoCを活用するエンベデッド システムを設計するエンジニア
受講要件・FPGAの設計経験
・Zynqエンベデッドシステム開発コースの受講、同等の知識
・マイクロプロセッサに関する基礎知識
・HDL モデル作成の経験
コース内容1日目
・エンベデッドハードウェア開発の概要
・ハードウェア - ソフトウェア フロー
・ソフトウェアの概要
・Zynq-7000 AP SoC アーキテクチャの概要
・MicroBlazeプロセッサアーキテクチャの概要
・Zynq UltraScale+ MPSoC アーキテクチャの概要
・ハードウェアのデバッグ
・ハードウェアとソフトウェアの同時デバッグ
・メモリ の概要
・ブロック RAM コントローラー
・スタティック メモリ コントローラー
・DDRx メモリの操作
・Zynq-7000ダイナミックメモリコントローラー
・割り込みの概要
・割り込みとZynq-7000デバイス
・汎用割り込みコントローラー
・割り込みとMicroBlaze プロセッサ

2日目
・AXI Streaming : MicroBlazeプロセッサ, FIFO
・AXI : AXI IPの接続
・AXI : DMA
・Zynq-7000 デバイス PS-PL インターフェイス
・高速ペリフェラル:USB, ギガビットイーサネット
・低速ペリフェラル:CAN, I2C, SD/SDIO, SPI, UART
・ユーティリティロジック
・PSリソースの共有
・マルチプロセッサ ハードウェアのアーキテクチャ
・キャッシュ
・プロセッサキャッシュとSCLR
・アクセラレータ コヒーレンシ ポート
・ブート:フロー, PL, フラッシュ イメージの生成
・QEMU

演習
・ハードウェア - ソフトウェア フロー
・Zynq-7000 All Programmable SoCでアーキテクチャの確認
・MicroBlazeプロセッサのアーキテクチャの確認
・Zynq UltraScale+ MPSoCのアーキテクチャの確認
・デバッグ : ハードウェア - デバッグするネットをマークする
・Zynq All Programmable SoC でのデバッグ
・lwIPの概要
・MicroBlazeプロセッサとのPS リソースの共有 - ハードウェア
・MicroBlazeプロセッサとPSリソースの共有 - ソフトウェア
・ソフトウェアからのPLロード