Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)受付終了エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/3(火)~4(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/5(木)~6(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite を使用したシミュレーション7/10(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/11(水)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
CONN.pngPCI Express デザイン7/12(木)~13(金)東京(XILINX)受付終了高速インターフェイスコース2018年7月
embe.pngZynq SoC システムアーキテクチャ7/19(木)~20(金)東京(XILINX)受付終了エンベデッドコース2018年7月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック7/26(木)~27(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入8/2(木)~3(金)東京(XILINX)596FPGAデバイス&ツールコース2018年8月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級8/6(月)~7(火)新横浜(hdLab)609FPGAデバイス&ツールコース2018年8月
embe.pngZynq SoC エンベデッドシステム開発8/7(火)~8(水)東京(XILINX)597エンベデッドコース2018年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/21(火)新横浜(hdLab)610FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/22(水)新横浜(hdLab)611FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite ツールフロー8/24(金)東京(XILINX)598FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション8/29(水)東京(XILINX)599FPGAデバイス&ツールコース2018年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/30(木)~31(金)東京(XILINX)600DSPコース2018年8月
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)601エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)612エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)602FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)603エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)613FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)604エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)614FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)615エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)605エンベデッドコース2018年9月

このコースでは、ザイリンクス Artix-7 FPGAの基本的なアーキテクチャと、Vivado™ Design Suiteを使った基本的なザイリンクスのデザインフローを説明します。プロジェクトの作成から、IPのインスタンシエート、およびピン割り当て、基本的な XDC タイミング制約の設定をして効率的な FPGA デザインを構築します。また、最も低価格、低消費電力であるArtix-7 FPGAファミリを搭載したNEXYS4ボードを使用してダウンロードを実行します。

[このコースで学べること]

コース名Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門
ソフトウェアツールVivado Design Suite 2017.x
ハードウェアDigilent NEXYS4 or ARTY
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者・Artix-7 FPGA に興味のある方
・Artix-7 FPGA および開発ツールについての情報を得たい方
・Artix-7 FPGA の開発フローを体験したい方
・Spartan-6シリーズからArtix-7 FPGAシリーズへの移行を検討されている方
・Digilent NEXYS4ボードの導入を検討されている方
受講要件・ハードウェア記述言語(VHDL/Verilog HDL)に関する基本的な知識を有する
コース内容7シリーズアーキテクチャ
・7シリーズ概要
・CLBアーキテクチャ
・メモリリソース
・DSPリソース
・I/Oリソース
・クロッキングリソース
・メモリコントローラ
・専用ハードウェア
Vivadoツールフロー
・Projectの作成・管理
・デザインファイルの追加、作成
・IPの作成
・論理合成の実行
・制約ファイル(XDC)の作成
・インプリメンテーションの実行、レポートの確認
・ダウンロード
ボードを使ったVivadoツールフロー演習
・Vivadoツールフロー