Vivado Design Suite でのタイミング クロージャ
| カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) |
|---|---|---|---|---|---|---|
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 6/5(火) | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2018年6月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6/7(木)～8(金) | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2018年6月 |
| Vivado.png | Vivado Design Suite を使用したIPの管理 | 6/12(火) | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2018年6月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 6/20(水)～21(木) | 東京(XILINX) | 受付終了 | エンベデッドコース | 2018年6月 |
| embe.png | アドバンスドエンベデッドシステムソフトウェア開発 | 6/22(金) | 東京(XILINX) | 受付終了 | エンベデッドコース | 2018年6月 |
| Vivado.png | Vivado Design Suite での大規模デザインの設計手法 | 6/27(水) | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2018年6月 |
| embe.png | C/C++によるSDSoC開発環境と設計手法 | 6/28(木)～29(金) | 東京(XILINX) | 受付終了 | エンベデッドコース | 2018年6月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 7/3(火)～4(水) | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2018年7月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 7/5(木)～6(金) | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2018年7月 |
| Vivado.png | Vivado Design Suite を使用したシミュレーション | 7/10(火) | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2018年7月 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 7/11(水) | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2018年7月 |
| CONN.png | PCI Express デザイン | 7/12(木)～13(金) | 東京(XILINX) | 受付終了 | 高速インターフェイスコース | 2018年7月 |
| embe.png | Zynq SoC システムアーキテクチャ | 7/19(木)～20(金) | 東京(XILINX) | 受付終了 | エンベデッドコース | 2018年7月 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 7/26(木)～27(金) | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2018年7月 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 7/26(木)～27(金) | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2018年7月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 8/2(木)～3(金) | 東京(XILINX) | 596 | FPGAデバイス&ツールコース | 2018年8月 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 8/6(月)～7(火) | 新横浜(hdLab) | 609 | FPGAデバイス&ツールコース | 2018年8月 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 8/7(火)～8(水) | 東京(XILINX) | 597 | エンベデッドコース | 2018年8月 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 8/21(火) | 新横浜(hdLab) | 610 | FPGAデバイス&ツールコース | 2018年8月 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 8/22(水) | 新横浜(hdLab) | 611 | FPGAデバイス&ツールコース | 2018年8月 |
| Vivado.png | Vivado Design Suite ツールフロー | 8/24(金) | 東京(XILINX) | 598 | FPGAデバイス&ツールコース | 2018年8月 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 8/29(水) | 東京(XILINX) | 599 | FPGAデバイス&ツールコース | 2018年8月 |
| DSP.png | Cコード ベースの設計 : Vivado HLx を使用した高位合成 | 8/30(木)～31(金) | 東京(XILINX) | 600 | DSPコース | 2018年8月 |
| embe.png | アドバンスドエンベデッドシステムハードウェア開発 | 9/4(火)～5(水) | 東京(XILINX) | 601 | エンベデッドコース | 2018年9月 |
| embe.png | Xilinx/Vivado HLSツールを使ったC言語入門 | 9/5(水) | 新横浜(hdLab) | 612 | エンベデッドコース | 2018年9月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 9/6(木)～7(金) | 東京(XILINX) | 602 | FPGAデバイス&ツールコース | 2018年9月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 9/11(火)～12(水) | 東京(XILINX) | 603 | エンベデッドコース | 2018年9月 |
| Vivado.png | Vivado Design Suite での大規模デザインの設計手法 | 9/11(火) | 新横浜(hdLab) | 613 | FPGAデバイス&ツールコース | 2018年9月 |
| embe.png | アドバンスドエンベデッドシステムソフトウェア開発 | 9/13(木) | 東京(XILINX) | 604 | エンベデッドコース | 2018年9月 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 9/19(水) | 新横浜(hdLab) | 614 | FPGAデバイス&ツールコース | 2018年9月 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 9/26(水) | 新横浜(hdLab) | 615 | エンベデッドコース | 2018年9月 |
| embe.png | C/C++によるSDSoC開発環境と設計手法 | 9/27(木)～28(金) | 東京(XILINX) | 605 | エンベデッドコース | 2018年9月 |
このコースでは、タイミング制約を満たすための設計フローおよび、スタティック タイミング解析の結果を元にタイミングエラーを収束させる手法について説明します。
[このコースで学べること]
| コース名 | Vivado Design Suite でのタイミング クロージャ |
|---|---|
| ソフトウェアツール | Vivado Design Suite 2015.1 |
| トレーニング期間 | 1日間 |
| 受講料 | お一人様 4 TC or 49,000円(税込 52,920円） |
| 受講対象者 | デザインのパフォーマンスおよび設計の生産性を向上させるために、最適な設計手法を身に付けたい FPGA 設計者 |
| 受講要件 | ・FPGA の設計テクニックに関する基本知識 ・Verilog または VHDL の中級レベルの知識 ・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する |
| コース内容 | ・タイミング クロージャとは ・複製、ファンアウト、および物理最適化 ・フロアプランの概要 ・ケース スタディ ・まとめ |