Vivado Design Suite でのタイミング クロージャ
| カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) |
|---|---|---|---|---|---|---|
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 2/19(火)～20(水) 10:00～18:00 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年2月 |
| Vivado.png | Vivado Design Suite ツールフロー | 2/20(水) 10:00～17:30 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年2月 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 2/21(木)～22(金) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年2月 |
| embe.png | アドバンスドエンベデッドシステムハードウェア開発 | 2/26(火)～27(水) 10:00～17:30 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年2月 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 2/28(木) 10:00～17:30 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年2月 |
| embe.png | [大阪][入門] C／C++によるSDSoC開発環境 | 2/28(木) 10:00～18:00 | 大阪(PALTEK) | 開催中止 | エンベデッドコース | 2019年2月 |
| DSP.png | [1日ｺｰｽ] Cｺｰﾄﾞﾍﾞｰｽの設計 : Vivado HLx を使用した高位合成 | 3/1(金) 10:00～18:00 | 大阪(PALTEK) | 開催中止 | DSPコース | 2019年3月 |
| embe.png | Zynq SoC システムアーキテクチャ | 3/5(火)～6(水) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年3月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 3/7(木)～8(金) 10:00～17:30 | 東京(XILINX) | 満席 | FPGAデバイス&ツールコース | 2019年3月 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 3/7(木) 10:00～17:30 | 新横浜(hdLab) | 受付終了 | エンベデッドコース | 2019年3月 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 3/8(金) 10:00～17:30 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年3月 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 3/11(月)～12(火) 10:00～18:00 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年3月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 3/12(火) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年3月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 3/13(水)～14(木) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年3月 |
| Vivado.png | [大阪] Vivado Design Suite ﾂｰﾙﾌﾛｰ | 3/14(木) 10:00～17:30 | 大阪(PALTEK) | 受付終了 | FPGAデバイス&ツールコース | 2019年3月 |
| Vivado.png | [1日ｺｰｽ] Vivado ﾛｼﾞｯｸ解析を使用したﾃﾞﾊﾞｯｸﾞ ﾃｸﾆｯｸ | 3/15(金) 10:00～17:30 | 大阪(PALTEK) | 受付終了 | FPGAデバイス&ツールコース | 2019年3月 |
| DSP.png | Xilinx/Vivado HLSツールを使ったC言語入門 | 3/18(月) 10:00～18:00 | 新横浜(hdLab) | 受付終了 | DSPコース | 2019年3月 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 3/19(火)～20(水) 10:00～17:30 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年3月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 3/27(水)～28(木) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年3月 |
| embe.png | アドバンスドエンベデッドシステムソフトウェア開発 | 3/29(金) 10:00～17:30 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年3月 |
| embe.png | Zynq SoC システムアーキテクチャ | 4/4(木)～5(金) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年4月 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 4/11(木)～12(金) 10:00～18:00 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年4月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 4/11(木)～12(金) 10:00～18:00 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 4/17(水) 10:00～18:00 | 東京(XILINX) | 開催中止 | エンベデッドコース | 2019年4月 |
| Vivado.png | Vivado Design Suite を使用したシミュレーション | 4/17(水) 10:00～17:30 | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2019年4月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 4/18(木)～19(金) 10:00～18:00 | 東京(XILINX) | 開催中止 | エンベデッドコース | 2019年4月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 4/23(火)～24(水) 10:00～17:30 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 4/23(火)～24(水) 10:00～18:00 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| Vivado.png | Vivado Design Suite ツールフロー | 5/8(水) 10:00～17:30 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年5月 |
| embe.png | アドバンスドエンベデッドシステムハードウェア開発 | 5/9(木)～10(金) 10:00～17:30 | 東京(XILINX) | 満席 | エンベデッドコース | 2019年5月 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 5/14(火)～15(水) 10:00～17:30 | 東京(XILINX) | 683 | FPGAデバイス&ツールコース | 2019年5月 |
| DSP.png | Cコード ベースの設計 : Vivado HLx を使用した高位合成 | 5/16(木)～17(金) 10:00～18:00 | 東京(XILINX) | 684 | DSPコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 5/21(火) 10:00～17:30 | 東京(XILINX) | 685 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 5/23(木)～24(金) 10:00～17:30 | 東京(XILINX) | 686 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 5/23(木) 10:00～17:30 | 新横浜(hdLab) | 695 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 5/24(金) 10:00～17:30 | 新横浜(hdLab) | 696 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 5/27(月)～28(火) 10:00～18:00 | 新横浜(hdLab) | 697 | FPGAデバイス&ツールコース | 2019年5月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 6/5(水)～6(木) 10:00～18:00 | 東京(XILINX) | 687 | エンベデッドコース | 2019年6月 |
| embe.png | アドバンスドエンベデッドシステムソフトウェア開発 | 6/7(金) 10:00～17:30 | 東京(XILINX) | 688 | エンベデッドコース | 2019年6月 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 6/11(火) 10:00～17:30 | 新横浜(hdLab) | 698 | FPGAデバイス&ツールコース | 2019年6月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 6/12(水) 10:00～18:00 | 東京(XILINX) | 689 | エンベデッドコース | 2019年6月 |
| Vivado.png | Vivado Design Suite を使用したIPの管理 | 6/12(水) 10:00～17:30 | 新横浜(hdLab) | 699 | FPGAデバイス&ツールコース | 2019年6月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 6/13(木)～14(金) 10:00～18:00 | 東京(XILINX) | 690 | エンベデッドコース | 2019年6月 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 6/18(火)～19(水) 10:00～18:00 | 新横浜(hdLab) | 700 | FPGAデバイス&ツールコース | 2019年6月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6/20(木)～21(金) 10:00～17:30 | 東京(XILINX) | 691 | FPGAデバイス&ツールコース | 2019年6月 |
| Vivado.png | Vivado Design Suite での大規模デザインの設計手法 | 6/25(火) 10:00～17:30 | 新横浜(hdLab) | 701 | FPGAデバイス&ツールコース | 2019年6月 |
このコースでは、タイミング制約を満たすための設計フローおよび、スタティック タイミング解析の結果を元にタイミングエラーを収束させる手法について説明します。
[このコースで学べること]
| コース名 | Vivado Design Suite でのタイミング クロージャ |
|---|---|
| ソフトウェアツール | Vivado Design Suite 2015.1 |
| トレーニング期間 | 1日間 |
| 受講料 | お一人様 4 TC or 49,000円(税込 52,920円） |
| 受講対象者 | デザインのパフォーマンスおよび設計の生産性を向上させるために、最適な設計手法を身に付けたい FPGA 設計者 |
| 受講要件 | ・FPGA の設計テクニックに関する基本知識 ・Verilog または VHDL の中級レベルの知識 ・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する |
| コース内容 | ・タイミング クロージャとは ・複製、ファンアウト、および物理最適化 ・フロアプランの概要 ・ケース スタディ ・まとめ |