Vivado Design Suite でのタイミング クロージャ
| カテゴリ | 講座名 | 日程 | 場所 | 状況 | カテゴリー(内部用) | 日程(内部用) |
|---|---|---|---|---|---|---|
| embe.png | Zynq SoC システムアーキテクチャ | 4/4(木)～5(金) 10:00～18:00 申込締切日：3/26 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年4月 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 4/11(木)～12(金) 10:00～18:00 申込締切日：4/2 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年4月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 4/11(木)～12(金) 10:00～18:00 申込締切日：4/2 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 4/17(水) 10:00～18:00 申込締切日：4/8 | 東京(XILINX) | 開催中止 | エンベデッドコース | 2019年4月 |
| Vivado.png | Vivado Design Suite を使用したシミュレーション | 4/17(水) 10:00～17:30 申込締切日：4/8 | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2019年4月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 4/18(木)～19(金) 10:00～18:00 申込締切日：4/9 | 東京(XILINX) | 開催中止 | エンベデッドコース | 2019年4月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 4/23(火)～24(水) 10:00～17:30 申込締切日：4/12 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 4/23(火)～24(水) 10:00～18:00 申込締切日：4/12 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年4月 |
| Vivado.png | Vivado Design Suite ツールフロー | 5/8(水) 10:00～17:30 申込締切日：4/19 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年5月 |
| no_image.png | アドバンスドエンベデッドシステムハードウェア開発 | 5/9(木)～10(金) 10:00～17:30 申込締切日：4/22 | 東京(XILINX) | 満席 | アドバンスドコース | 2019年5月 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 5/14(火)～15(水) 10:00～17:30 申込締切日：4/25 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年5月 |
| DSP.png | Cコード ベースの設計 : Vivado HLx を使用した高位合成 | 5/16(木)～17(金) 10:00～18:00 申込締切日：5/7 | 東京(XILINX) | 受付終了 | DSPコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 5/21(火) 10:00～17:30 申込締切日：5/10 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 5/23(木)～24(金) 10:00～17:30 申込締切日：5/14 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 5/23(木) 10:00～17:30 申込締切日：5/14 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 5/24(金) 10:00～17:30 申込締切日：5/15 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年5月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 5/27(月)～28(火) 10:00～18:00 申込締切日：5/16 | 新横浜(hdLab) | 開催中止 | FPGAデバイス&ツールコース | 2019年5月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 6/5(水)～6(木) 10:00～18:00 申込締切日：5/27 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年6月 |
| no_image.png | アドバンスドエンベデッドシステムソフトウェア開発 | 6/7(金) 10:00～17:30 申込締切日：5/29 | 東京(XILINX) | 開催中止 | アドバンスドコース | 2019年6月 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 6/11(火) 10:00～17:30 申込締切日：5/31 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年6月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 6/12(水) 10:00～18:00 申込締切日：6/3 | 東京(XILINX) | 開催中止 | エンベデッドコース | 2019年6月 |
| Vivado.png | Vivado Design Suite を使用したIPの管理 | 6/12(水) 10:00～17:30 申込締切日：6/3 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年6月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 6/13(木)～14(金) 10:00～18:00 申込締切日：6/4 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年6月 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 6/18(火)～19(水) 10:00～18:00 申込締切日：6/7 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年6月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 6/20(木)～21(金) 10:00～17:30 申込締切日：6/11 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年6月 |
| Vivado.png | Vivado Design Suite での大規模デザインの設計手法 | 6/25(火) 10:00～17:30 申込締切日：6/14 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年6月 |
| embe.png | Zynq SoC システムアーキテクチャ | 7/4(木)～5(金) 10:00～18:00 申込締切日：6/25 | 東京(XILINX) | 満席 | エンベデッドコース | 2019年7月 |
| CONN.png | PCI Express デザイン | 7/11(木)～12(金) 10:00～17:30 申込締切日：7/2 | 東京(XILINX) | 受付終了 | 高速インターフェイスコース | 2019年7月 |
| Vivado.png | Vivado Design Suite でのUltraFast設計手法 | 7/17(水) 10:00～17:30 申込締切日：7/5 | 東京(XILINX) | 開催中止 | FPGAデバイス&ツールコース | 2019年7月 |
| embe.png | Zynq SoC エンベデッドシステム開発 | 7/23(火)～24(水) 10:00～18:00 申込締切日：7/11 | 東京(XILINX) | 受付終了 | エンベデッドコース | 2019年7月 |
| Vivado.png | XILINX FPGA向けRTL設計スタイルガイドセミナー | 7/23(火)～24(水) 10:00～18:00 申込締切日：7/11 | 新横浜(hdLab) | 受付終了 | FPGAデバイス&ツールコース | 2019年7月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 7/25(木)～26(金) 10:00～17:30 申込締切日：7/16 | 東京(XILINX) | 受付終了 | FPGAデバイス&ツールコース | 2019年7月 |
| no_image.png | アドバンスドエンベデッドシステムハードウェア開発 | 8/1(木)～2(金) 10:00～17:30 申込締切日：7/23 | 東京(XILINX) | 707 | アドバンスドコース | 2019年8月 |
| Vivado.png | Vivado Design Suite でのタイミング制約と解析 | 8/6(火) 10:00～17:30 申込締切日：7/26 | 新横浜(hdLab) | 719 | FPGAデバイス&ツールコース | 2019年8月 |
| Vivado.png | Vivado Design Suite でのタイミング クロージャ | 8/7(水) 10:00～17:30 申込締切日：7/29 | 新横浜(hdLab) | 720 | FPGAデバイス&ツールコース | 2019年8月 |
| DSP.png | Cコード ベースの設計 : Vivado HLx を使用した高位合成 | 8/27(火)～28(水) 10:00～18:00 申込締切日：8/16 | 東京(XILINX) | 708 | DSPコース | 2019年8月 |
| Vivado.png | [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | 8/27(火)～28(水) 10:00～18:00 申込締切日：8/16 | 新横浜(hdLab) | 721 | FPGAデバイス&ツールコース | 2019年8月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 8/29(木)～30(金) 10:00～17:30 申込締切日：8/20 | 東京(XILINX) | 709 | FPGAデバイス&ツールコース | 2019年8月 |
| Vivado.png | Vivado Design Suite ツールフロー | 9/3(火) 10:00～17:30 申込締切日：8/23 | 東京(XILINX) | 710 | FPGAデバイス&ツールコース | 2019年9月 |
| embe.png | Zynq SoC エンベデッドシステムソフトウェア開発 | 9/4(水)～5(木) 10:00～18:00 申込締切日：8/26 | 東京(XILINX) | 711 | エンベデッドコース | 2019年9月 |
| Vivado.png | Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 9/4(水) 10:00～17:30 申込締切日：8/26 | 新横浜(hdLab) | 722 | FPGAデバイス&ツールコース | 2019年9月 |
| embe.png | ARTYを使用したMicroBlaze開発入門 | 9/5(木) 10:00～17:30 申込締切日：8/27 | 新横浜(hdLab) | 723 | エンベデッドコース | 2019年9月 |
| no_image.png | アドバンスドエンベデッドシステムソフトウェア開発 | 9/6(金) 10:00～17:30 申込締切日：8/28 | 東京(XILINX) | 712 | アドバンスドコース | 2019年9月 |
| Vivado.png | Vivado Design Suite での大規模デザインの設計手法 | 9/6(金) 10:00～17:30 申込締切日：8/28 | 新横浜(hdLab) | 724 | FPGAデバイス&ツールコース | 2019年9月 |
| embe.png | [入門] C/C++によるSDSoC開発環境 | 9/11(水) 10:00～18:00 申込締切日：9/2 | 東京(XILINX) | 713 | エンベデッドコース | 2019年9月 |
| embe.png | [実践] C/C++によるSDSoC開発環境と設計手法 | 9/12(木)～13(金) 10:00～18:00 申込締切日：9/3 | 東京(XILINX) | 714 | エンベデッドコース | 2019年9月 |
| Vivado.png | [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | 9/17(火)～18(水) 10:00～18:00 申込締切日：9/5 | 新横浜(hdLab) | 725 | FPGAデバイス&ツールコース | 2019年9月 |
| Vivado.png | Vivado ロジック解析を使用したデバッグ テクニック | 9/19(木)～20(金) 10:00～17:30 申込締切日：9/9 | 東京(XILINX) | 715 | FPGAデバイス&ツールコース | 2019年9月 |
| Vivado.png | Vivado Design Suite でのFPGA設計導入 | 9/25(水)～26(木) 10:00～17:30 申込締切日：9/12 | 東京(XILINX) | 716 | FPGAデバイス&ツールコース | 2019年9月 |
| Vivado.png | Vivado Design Suite でのパーシャルリコンフィギュレーション | 9/27(金) 10:00～17:30 申込締切日：9/17 | 東京(XILINX) | 717 | FPGAデバイス&ツールコース | 2019年9月 |
このコースでは、タイミング制約を満たすための設計フローおよび、スタティック タイミング解析の結果を元にタイミングエラーを収束させる手法について説明します。
[このコースで学べること]
| コース名 | Vivado Design Suite でのタイミング クロージャ |
|---|---|
| ソフトウェアツール | Vivado Design Suite 2015.1 |
| トレーニング期間 | 1日間 |
| 受講料 | お一人様 4 TC or 49,000円(税込 52,920円） |
| 受講対象者 | デザインのパフォーマンスおよび設計の生産性を向上させるために、最適な設計手法を身に付けたい FPGA 設計者 |
| 受講要件 | ・FPGA の設計テクニックに関する基本知識 ・Verilog または VHDL の中級レベルの知識 ・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する |
| コース内容 | ・タイミング クロージャとは ・複製、ファンアウト、および物理最適化 ・フロアプランの概要 ・ケース スタディ ・まとめ |