Cコード ベースの設計 : Vivado HLx を使用した高位合成

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したシミュレーション10/3(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年10月
DSP.pngSystem Generator を使用したDSPデザイン10/4(木)~5(金)東京(XILINX)開催中止DSPコース2018年10月
Vivado.pngVivado Design Suite でのUltraFast設計手法10/10(水)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite でのFPGA設計導入10/11(木)~12(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック10/18(木)~19(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年10月
embe.pngZynq SoC システムアーキテクチャ10/25(木)~26(金)東京(XILINX)受付終了エンベデッドコース2018年10月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー10/25(木)~26(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年10月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/30(火)~31(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite ツールフロー11/1(木)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのFPGA設計導入11/8(木)~9(金)東京(XILINX)622FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング制約と解析11/13(火)新横浜(hdLab)634FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング クロージャ11/14(水)新横浜(hdLab)635FPGAデバイス&ツールコース2018年11月
embe.pngZynq SoC エンベデッドシステム開発11/15(木)~16(金)東京(XILINX)623エンベデッドコース2018年11月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級11/19(月)~20(火)新横浜(hdLab)636FPGAデバイス&ツールコース2018年11月
embe.pngアドバンスドエンベデッドシステムハードウェア開発11/21(水)~22(木)東京(XILINX)624エンベデッドコース2018年11月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション11/28(水)東京(XILINX)625FPGAデバイス&ツールコース2018年11月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成11/29(木)~30(金)東京(XILINX)626DSPコース2018年11月
embe.pngC/C++によるSDSoC開発環境と設計手法12/5(水)~6(木)東京(XILINX)627エンベデッドコース2018年12月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/5(水)新横浜(hdLab)637FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/13(木)~14(金)東京(XILINX)628FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/18(火)新横浜(hdLab)638FPGAデバイス&ツールコース2018年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/19(水)~20(木)東京(XILINX)629エンベデッドコース2018年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/19(水)新横浜(hdLab)639FPGAデバイス&ツールコース2018年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/21(金)東京(XILINX)630エンベデッドコース2018年12月

このコースでは、Vivado™ HLS (高位合成) について説明します。トピックには、合成方法、機能、スループットの向上、エリア、インターフェイスの作成、レイテンシ、テストベンチのコーディング、コーディングのヒントなどが含まれます。ここでは、Vivado HLS を使用してエンベデッド環境で高速パフォーマンスを実現するようコードを最適化して、回路評価用にダウンロードする方法を身に付けます。

[このコースで学べること]

コース名C コード ベースの設計 : Vivado HLx を使用した高位合成
ソフトウェアツールVivado Design Suite 2017.3
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者高位合成を使用するソフトウェアおよびハードウェア エンジニア
受講要件 ・C、C++、System C に関する知識
・高位合成に携わるソフトウェア エンジニアまたはハードウェア エンジニアであること
コース内容[1 日目]
・高位合成の概要
・Vivado HLS ツールの基本
・演習 1 : Vivado HLSツール GUIフローの概要
・指示子によるデザインの探索
・Vivado HLS コマンド ライン インターフェイス
・演習 2 : Vivado HLSツール GUI CLIフローの概要
・HLS を使用したUltraFast 設計手法の概要
・I/O インターフェイスの概要
・ブロックレベルのプロトコル
・演習 3 :ブロックレベルの I/O プロトコル
・ポートレベルのプロトコル
・演習 4 : ポートレベルの I/O プロトコル
・演習 5 : ポートレベルのI/Oプロトコル : メモリインターフェイス
・パイプラインによるパフォーマンス向上:PIPELINE
・演習 6 : パフォーマンスのためのパイプライン処理 : PIPELINE
[2 日目]
・パイプラインによるパフォーマンス向上:DATAFLOW
・演習 7 : パフォーマンスのためのパイプライン処理 : DATAFLOW
・パフォーマンス向上:構造の最適化
・演習 8 : パフォーマンスのための構造の最適化
・データパックとデータの依存性
・レイテンシの向上
・エリアの削減
・演習 9 : エリアおよびリソース使用率の向上
・HILx デザインフロー入門
・演習 10 : HLxフロー ― システムの統合
・演習 11 : 任意精度
・ハードウェア モデリング