マルチギガビットシリアルI/Oを使用した設計

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入4/5(木)~6(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC システムアーキテクチャ4/17(火)~18(水)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/18(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC エンベデッドシステム開発4/26(木)~27(金)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
Vivado.pngVivado Design Suite でのFPGA設計導入5/8(火)~9(水)東京(XILINX)574FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/16(水)東京(XILINX)575FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/17(木)~18(金)東京(XILINX)576FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/22(火)新横浜(hdLab)586FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite ツールフロー5/23(水)東京(XILINX)577FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/23(水)新横浜(hdLab)587FPGAデバイス&ツールコース2018年5月
embe.pngアドバンスドエンベデッドシステムハードウェア開発5/24(木)~25(金)東京(XILINX)578エンベデッドコース2018年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/29(火)~30(水)東京(XILINX)579DSPコース2018年5月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)588FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)580FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)589FPGAデバイス&ツールコース2018年6月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)581エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)582エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)590FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)583エンベデッドコース2018年6月

このコースでは、Kintex-7 FPGA デザインでRocketIO™ GTP/GTX シリアル トランシーバを効率的に使用する方法について説明します。ここでは、8B/10B エンコーディング、チャネル ボンディング、クロック コレクション、カンマ検出などの RocketIO トランシーバ ブロックの機能を理解し、活用することを目的としています。

さらに Architecture Wizard の使用方法、トランシーバに関連した合成やインプリメンテーションにおける考察事項、ボード設計についても説明し、トランシーバを含むデザインのテストとデバッグも行います。このコースはモジュールによる講義だけでなく、演習も含む実践的なトレーニングとなっています。

[このコースで学べること]

コース名マルチギガビットシリアルI/Oを使用した設計
ソフトウェアツールVivado Design Suite 2014.1
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者・FPGA 設計者およびロジック設計者
受講要件・ロジック デザインの知識 (ステート マシンおよび同期デザイン)
・FPGA アーキテクチャおよびザイリンクス インプリメンテーション ツールの基礎知識 (推奨)
・標準的なシリアル I/O および高速シリアル I/O 規格の知識 (推奨)
コース内容1 日目
・7 シリーズ FPGA トランシーバーの概要
・7 シリーズ トランシーバーのクロッキングおよびリセット
・8B/10B エンコーダーおよびデコーダー
・演習 1 : 8B/10B のディスパリティおよびバイパス
・カンマおよびデシリアライザー アライメント
・演習 2 : カンマおよびデータ アライメント
2 日目
・RX エラスティック バッファーとクロック コレクション
・演習 3 : クロック コレクション
・チャネル ボンディング
・演習 4 : チャネル ボンディング
・Transceivers Wizard の概要
・演習 5 : シリアル トランシーバー コアの生成
・トランシーバーのシミュレーション
・演習 6 : トランシーバーのシミュレーション
・トランシーバーのインプリメンテーション
・演習 7 : トランシーバーのインプリメンテーション
・物理媒体接続部
・トランシーバーのテストとデバッグ
・演習 :IBERT 演習
※コース内容は変更する場合がございます