Vivado Design Suite でのパーシャルリコンフィギュレーション

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)受付終了エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/3(火)~4(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/5(木)~6(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite を使用したシミュレーション7/10(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/11(水)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
CONN.pngPCI Express デザイン7/12(木)~13(金)東京(XILINX)受付終了高速インターフェイスコース2018年7月
embe.pngZynq SoC システムアーキテクチャ7/19(木)~20(金)東京(XILINX)受付終了エンベデッドコース2018年7月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック7/26(木)~27(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入8/2(木)~3(金)東京(XILINX)596FPGAデバイス&ツールコース2018年8月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級8/6(月)~7(火)新横浜(hdLab)609FPGAデバイス&ツールコース2018年8月
embe.pngZynq SoC エンベデッドシステム開発8/7(火)~8(水)東京(XILINX)597エンベデッドコース2018年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/21(火)新横浜(hdLab)610FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/22(水)新横浜(hdLab)611FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite ツールフロー8/24(金)東京(XILINX)598FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション8/29(水)東京(XILINX)599FPGAデバイス&ツールコース2018年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/30(木)~31(金)東京(XILINX)600DSPコース2018年8月
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)601エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)612エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)602FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)603エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)613FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)604エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)614FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)615エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)605エンベデッドコース2018年9月

このコースは、Vivado Design Suite を使用して実現するパーシャルリコンフィギュレーションについて紹介します。Vivado Design SuiteのGUI及びTCLスクリプトを利用し、パーシャルリコンフィギュレーションシステムの構築と組み立て方法を学習します。パーシャルリコンフィギュレーションがブロックRAM、IOブロック、コンフィギャブルロジックブロックおよびマルチギガビットトランシーバなどのリソースにどのような影響を与えるのかを理解します。また、演習を通してパーシャルリコンフィギュレーション実現に伴う、フロアプラン、タイミング制約と解析、ボードへのJTAG接続を体験します。

[このコースで学べること]

コース名Vivado Design Suite でのパーシャルリコンフィギュレーション
ソフトウェアツールVivado Design Suite 2016.1
ハードウェアKintex-7 FPGA KC705ボード
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者ザイリンクス ツールを使用して システムの柔軟性向上、コスト削減、消費電力低減、フィールドアップグレードの実現を目指すエンジニア
受講要件・Verilog または VHDL の中級レベルの知識
・Tclスクリプトの知識
・ザイリンクス ツールおよびFPGAを使用した設計経験を少なくとも1年間有すること
・「Vivado Design Suite でのFPGA設計導入」コース修了、または同等の知識を有する
コース内容・PR手法
・PR ツール フロー
・演習 1 : PR ツール フロー
・[2017.1] PR プロジェクト フロー
・演習 2 : PRプロジェクト フロー
・PRデザインの推奨事項
・PR ビットストリーム
・演習 3 : PRデザインでPRCの使用
・PR タイミング管理
・演習 4 : PRタイミング解析および制約