PCI Express デザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入4/5(木)~6(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC システムアーキテクチャ4/17(火)~18(水)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/18(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC エンベデッドシステム開発4/26(木)~27(金)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
Vivado.pngVivado Design Suite でのFPGA設計導入5/8(火)~9(水)東京(XILINX)574FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/16(水)東京(XILINX)575FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/17(木)~18(金)東京(XILINX)576FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/22(火)新横浜(hdLab)586FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite ツールフロー5/23(水)東京(XILINX)577FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/23(水)新横浜(hdLab)587FPGAデバイス&ツールコース2018年5月
embe.pngアドバンスドエンベデッドシステムハードウェア開発5/24(木)~25(金)東京(XILINX)578エンベデッドコース2018年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/29(火)~30(水)東京(XILINX)579DSPコース2018年5月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)588FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)580FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)589FPGAデバイス&ツールコース2018年6月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)581エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)582エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)590FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)583エンベデッドコース2018年6月

このコースでは、ザイリンクス PCI Express® コアをアプリケーションにインプリメントする方法について説明します。 ここでは特にザイリンクス デバイスがサポートする回路とデザイン例を使用したザイリンクス PCI Express システムのインプリメンテーションに重点を置いて説明します。

このコースを受講することで、PCIe コアを含むアプリケーションの市場投入時間を短縮する設計方法を学ことができます。また、適切なソリューションを選択する際に役立つよう、ザイリンクスが提供するさまざまな PCI Express コア製品も紹介します。

[このコースで学べること]

コース名PCI Express デザイン
ソフトウェアツールVivado Design Suite 2016.1
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者・PCI Express 用の IP コアを使用するアプリケーション設計に携わるハードウェア設計者
・ザイリンクス LogiCORE™ PCI Express ソリューションに対する理解を深めたいソフトウェア エンジニア
・ザイリンクスが提供するテクノロジを最大限に活用し、PCI Express アプリケーションにおけるパフォーマンス、レイテンシ、バンド幅を向上させたいシステム アーキテクト
受講要件・PCIe 仕様プロトコルの知識
・VHDL または Verilog の知識
・ザイリンクス インプリメンテーション ツールの使用経験
・シミュレーション ツールの使用経験
・中級レベルのデジタル設計経験
コース内容1 日目
・コース概要
・ザイリンクスの PCI Express ソリューション
・ロジックとコアの接続 - AXI インターフェイス
・PCIeコアのカスタマイズ
・演習 1 : PCIeコアの構築
・パケット フォーマットの詳細
・PCIeシステムデザインのシミュレーション
・演習 2 : PCIeコアのシミュレーション
・エンドポイント アプリケーションに関する検討事項
・エンベデッド システムでの PCI Express
2 日目
・演習 3 : IPインテグレーターでPCI Expressコアを使用
・アプリケーションのフォーカス : DMA
・デザイン インプリメンテーションと PCIe のコンフィギュレーション
・演習 4 : PCIeデザインのインプリメンテーション
・ルートポート アプリケーション
・デバッグとコンプライアンス
・演習 5 : PCIeデザインのデバッグ
・割り込みとエラーの管理
・コースのまとめ