PCI Express デザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入1/11(木)~12(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年1月
DSP.pngCコード ベースの設計 : Vivado HLS を使用した高位合成1/16(火)~17(水)東京(XILINX)受付終了DSPコース2018年1月
Vivado.pngVivado Design Suite を使用したシミュレーション1/16(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年1月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック1/18(木)~19(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年1月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級1/18(木)~19(金)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年1月
DSP.pngSystem Generator を使用したDSPデザイン1/23(火)~24(水)新横浜(hdLab)受付終了DSPコース2018年1月
embe.pngZynq All Programmable SoC システムアーキテクチャ1/25(木)~26(金)東京(XILINX)受付終了エンベデッドコース2018年1月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級1/25(木)~26(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年1月
Vivado.pngVivado Design Suite ツールフロー1/30(火)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年1月
embe.pngC/C++によるSDSoC開発環境と設計手法2/1(木)~2(金)東京(XILINX)538エンベデッドコース2018年2月
Vivado.pngVivado Design Suite でのタイミング制約と解析2/5(月)新横浜(hdLab)556FPGAデバイス&ツールコース2018年2月
embe.pngZynq All Programmable SoC エンベデッドシステム開発2/8(木)~9(金)東京(XILINX)539エンベデッドコース2018年2月
Vivado.pngVivado Design Suite でのタイミング クロージャ2/13(火)新横浜(hdLab)557FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション2/14(水)東京(XILINX)540FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのFPGA設計導入2/15(木)~16(金)東京(XILINX)541FPGAデバイス&ツールコース2018年2月
CONN.pngPCI Express デザイン2/20(火)~21(水)東京(XILINX)542高速インターフェイスコース2018年2月
DSP.pngCコード ベースの設計 : Vivado HLS を使用した高位合成2/22(木)~23(金)新横浜(hdLab)
※東京(XILINX)から変更
543DSPコース2018年2月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー2/27(火)~28(水)新横浜(hdLab)560FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite ツールフロー2/28(水)東京(XILINX)544FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのFPGA設計導入3/6(火)~7(水)東京(XILINX)547FPGAデバイス&ツールコース2018年3月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級3/6(火)~7(水)新横浜(hdLab)561FPGAデバイス&ツールコース2018年3月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発3/8(木)~9(金)東京(XILINX)545エンベデッドコース2018年3月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3/13(火)新横浜(hdLab)563FPGAデバイス&ツールコース2018年3月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門3/14(水)新横浜(hdLab)564エンベデッドコース2018年3月
embe.pngC/C++によるSDSoC開発環境と設計手法3/15(木)~16(金)東京(XILINX)546エンベデッドコース2018年3月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック3/22(木)~23(金)東京(XILINX)548FPGAデバイス&ツールコース2018年3月
embe.pngアドバンスドエンベデッドシステムハードウェア開発3/27(火)~28(水)東京(XILINX)549エンベデッドコース2018年3月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発3/29(木)東京(XILINX)550エンベデッドコース2018年3月
embe.pngARTYを使用したMicroBlaze開発入門3/29(木)新横浜(hdLab)566エンベデッドコース2018年3月

このコースでは、ザイリンクス PCI Express® コアをアプリケーションにインプリメントする方法について説明します。 ここでは特にザイリンクス デバイスがサポートする回路とデザイン例を使用したザイリンクス PCI Express システムのインプリメンテーションに重点を置いて説明します。

このコースを受講することで、PCIe コアを含むアプリケーションの市場投入時間を短縮する設計方法を学ことができます。また、適切なソリューションを選択する際に役立つよう、ザイリンクスが提供するさまざまな PCI Express コア製品も紹介します。

[このコースで学べること]

コース名PCI Express デザイン
ソフトウェアツールVivado Design Suite 2016.1
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者・PCI Express 用の IP コアを使用するアプリケーション設計に携わるハードウェア設計者
・ザイリンクス LogiCORE™ PCI Express ソリューションに対する理解を深めたいソフトウェア エンジニア
・ザイリンクスが提供するテクノロジを最大限に活用し、PCI Express アプリケーションにおけるパフォーマンス、レイテンシ、バンド幅を向上させたいシステム アーキテクト
受講要件・PCIe 仕様プロトコルの知識
・VHDL または Verilog の知識
・ザイリンクス インプリメンテーション ツールの使用経験
・シミュレーション ツールの使用経験
・中級レベルのデジタル設計経験
コース内容1 日目
・コース概要
・ザイリンクスの PCI Express ソリューション
・ロジックとコアの接続 - AXI インターフェイス
・PCIeコアのカスタマイズ
・演習 1 : PCIeコアの構築
・パケット フォーマットの詳細
・PCIeシステムデザインのシミュレーション
・演習 2 : PCIeコアのシミュレーション
・エンドポイント アプリケーションに関する検討事項
・エンベデッド システムでの PCI Express
2 日目
・演習 3 : IPインテグレーターでPCI Expressコアを使用
・アプリケーションのフォーカス : DMA
・デザイン インプリメンテーションと PCIe のコンフィギュレーション
・演習 4 : PCIeデザインのインプリメンテーション
・ルートポート アプリケーション
・デバッグとコンプライアンス
・演習 5 : PCIeデザインのデバッグ
・割り込みとエラーの管理
・コースのまとめ