System Generator を使用したDSPデザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
no_image.pngアドバンスドエンベデッドシステムハードウェア開発8/1(木)~2(金)
10:00~17:30
申込締切日:7/23
東京(XILINX)開催中止アドバンスドコース2019年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/6(火)
10:00~17:30
申込締切日:7/26
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/7(水)
10:00~17:30
申込締切日:7/29
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/27(火)~28(水)
10:00~18:00
申込締切日:8/16
東京(XILINX)満席DSPコース2019年8月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8/27(火)~28(水)
10:00~18:00
申込締切日:8/16
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite でのFPGA設計導入8/29(木)~30(金)
10:00~17:30
申込締切日:8/20
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年8月
Vivado.pngVivado Design Suite ツールフロー9/3(火)
10:00~17:30
申込締切日:8/23
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/4(水)~5(木)
10:00~18:00
申込締切日:8/26
東京(XILINX)満席エンベデッドコース2019年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/4(水)
10:00~17:30
申込締切日:8/26
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年9月
embe.pngARTYを使用したMicroBlaze開発入門9/5(木)
10:00~17:30
申込締切日:8/27
新横浜(hdLab)受付終了エンベデッドコース2019年9月
no_image.pngアドバンスドエンベデッドシステムソフトウェア開発9/6(金)
10:00~17:30
申込締切日:8/28
東京(XILINX)開催中止アドバンスドコース2019年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/6(金)
10:00~17:30
申込締切日:8/28
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2019年9月
embe.png[入門] C/C++によるSDSoC開発環境9/11(水)
10:00~18:00
申込締切日:9/2
東京(XILINX)開催中止エンベデッドコース2019年9月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法9/12(木)~13(金)
10:00~18:00
申込締切日:9/3
東京(XILINX)開催中止エンベデッドコース2019年9月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級9/17(火)~18(水)
10:00~18:00
申込締切日:9/5
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック9/19(木)~20(金)
10:00~17:30
申込締切日:9/9
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/25(水)~26(木)
10:00~17:30
申込締切日:9/12
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション9/27(金)
10:00~17:30
申込締切日:9/17
東京(XILINX)受付終了FPGAデバイス&ツールコース2019年9月
Vivado.pngVivado Design Suite を使用したシミュレーション10/2(水)
10:00~17:30
申込締切日:9/20
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2019年10月
embe.pngZynq SoC システムアーキテクチャ10/3(木)~4(金)
10:00~18:00
申込締切日:9/24
東京(XILINX)726エンベデッドコース2019年10月
embe.pngZynq SoC エンベデッドシステム開発10/10(木)~11(金)
10:00~18:00
申込締切日:10/1
東京(XILINX)727エンベデッドコース2019年10月
Vivado.pngVivado Design Suite でのFPGA設計導入10/24(木)~25(金)
10:00~17:30
申込締切日:10/15
東京(XILINX)728FPGAデバイス&ツールコース2019年10月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/24(木)~25(金)
10:00~18:00
申込締切日:10/15
新横浜(hdLab)740FPGAデバイス&ツールコース2019年10月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー10/29(火)~30(水)
10:00~18:00
申込締切日:10/18
新横浜(hdLab)741FPGAデバイス&ツールコース2019年10月
Vivado.pngVivado Design Suite ツールフロー11/6(水)
10:00~17:30
申込締切日:10/25
東京(XILINX)729FPGAデバイス&ツールコース2019年11月
embe.pngアドバンスドエンベデッドシステムハードウェア開発11/7(木)~8(金)
10:00~17:30
申込締切日:10/28
東京(XILINX)730エンベデッドコース2019年11月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成11/12(火)~13(水)
10:00~18:00
申込締切日:10/31
東京(XILINX)731DSPコース2019年11月
embe.pngZynq SoC システムアーキテクチャ11/14(木)~15(金)
10:00~18:00
申込締切日:11/5
東京(XILINX)732エンベデッドコース2019年11月
Vivado.pngVivado Design Suite でのFPGA設計導入11/19(火)~20(水)
10:00~17:30
申込締切日:11/8
東京(XILINX)733FPGAデバイス&ツールコース2019年11月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級11/26(火)~27(水)
10:00~18:00
申込締切日:11/15
新横浜(hdLab)742FPGAデバイス&ツールコース2019年11月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/3(火)
10:00~17:30
申込締切日:11/22
新横浜(hdLab)743FPGAデバイス&ツールコース2019年12月
embe.png[入門] C/C++によるSDSoC開発環境12/4(水)
10:00~18:00
申込締切日:11/25
東京(XILINX)734エンベデッドコース2019年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/4(水)
10:00~17:30
申込締切日:11/25
新横浜(hdLab)744FPGAデバイス&ツールコース2019年12月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法12/5(木)~6(金)
10:00~18:00
申込締切日:11/26
東京(XILINX)735エンベデッドコース2019年12月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級12/5(木)~6(金)
10:00~18:00
申込締切日:11/26
新横浜(hdLab)745FPGAデバイス&ツールコース2019年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/11(水)~12(木)
10:00~18:00
申込締切日:12/2
東京(XILINX)736エンベデッドコース2019年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/13(金)
10:00~17:30
申込締切日:12/4
東京(XILINX)737エンベデッドコース2019年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/17(火)~18(水)
10:00~17:30
申込締切日:12/6
東京(XILINX)738FPGAデバイス&ツールコース2019年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/17(火)
10:00~17:30
申込締切日:12/6
新横浜(hdLab)746FPGAデバイス&ツールコース2019年12月

このコースでは、System Generator の活用方法、および最新かつ 低コストの DSP デザインを構築するために必要な手法について紹介します。System Generator for DSP、インプリメンテーションツール、およびハードウェア協調シミュレーションを使用して DSP の機能をインプリメントする方法について学習することに重点をおきます。 また、評価ボー ドを使用した実践的な演習を行うことによって、ザイリンクス FPGA を使用し、 アルゴリズムをインプリメントすることから ハードウェアのシミュレーションまでのフローを学べます。

[このコースで学べること]

コース名System Generator を使用したDSPデザイン
ソフトウェアツールSystem Generator 2013.3
Vivado Design Suite 2013.3
MATLAB/Simulink R2013
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料1名様 8TC or 105,840円(9月迄の開催クラス) / 107,800円(10月以降の開催クラス)
受講対象者MATLAB®、Simulink®を使用した DSP アルゴリズムのインプリメンテーションの経験があるシステム エンジニア およびロジック設計者で System Generator for DSP を使用予定の方
受講要件 ・MATLAB および Simulink ソフトウェアの使用経験がある方
・サンプリング理論に関する基礎知識がある方
コース内容・System Generator の概要
・Simulink ソフトウェアの基礎
・演習 1 : Simulink ソフトウェアの使用
・ザイリンクス デザイン キャプチャの基礎
・演習 2 : ザイリンクス System Generator の起動
・信号配線
・演習 3 : 信号配線
・制御回路のインプリメント
・演習 4 : 制御回路のインプリメント
・マルチレート システム
・演習 5 : MAC ベース FIR デザイン
・フィルタ設計
・演習 6 : FIR Compiler ブロックを使用したFIR フィルタの設計
・System Generator、Vivado Design Suite、および Vivado HLS の統合
・演習 7 : System Generator と Vivado IDE の統合
・Kintex-7 FPGA DSP プラットフォーム
・演習 8a : System Generator と Vivado HLS の統合
 (または) 演習 8 : AXI4-Lite インターフェイスの合成