System Generator を使用したDSPデザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
embe.pngC/C++によるSDSoC開発環境と設計手法12/5(水)~6(木)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/5(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/13(木)~14(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/18(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/19(水)~20(木)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/19(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/21(金)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級1/8(火)~9(水)新横浜(hdLab)658FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのFPGA設計導入1/10(木)~11(金)東京(XILINX)640FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのUltraFast設計手法1/16(水)東京(XILINX)641FPGAデバイス&ツールコース2019年1月
CONN.pngPCI Express デザイン1/17(木)~18(金)東京(XILINX)642高速インターフェイスコース2019年1月
embe.pngZynq SoC システムアーキテクチャ1/22(火)~23(水)東京(XILINX)643エンベデッドコース2019年1月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー1/24(木)~25(金)新横浜(hdLab)659FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック1/31(木)~2/1(金)東京(XILINX)644FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのFPGA設計導入2/7(木)~8(金)東京(XILINX)645FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite を使用したシミュレーション2/12(火)新横浜(hdLab)660FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション2/13(水)東京(XILINX)646FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite でのタイミング制約と解析2/13(水)新横浜(hdLab)661FPGAデバイス&ツールコース2019年2月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成2/14(木)~15(金)東京(XILINX)647DSPコース2019年2月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級2/19(火)~20(水)新横浜(hdLab)662FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite ツールフロー2/20(水)東京(XILINX)648FPGAデバイス&ツールコース2019年2月
embe.pngZynq SoC エンベデッドシステム開発2/21(木)~22(金)東京(XILINX)649エンベデッドコース2019年2月
embe.pngアドバンスドエンベデッドシステムハードウェア開発2/26(火)~27(水)東京(XILINX)650エンベデッドコース2019年2月
Vivado.pngVivado Design Suite でのタイミング クロージャ2/28(木)新横浜(hdLab)663FPGAデバイス&ツールコース2019年2月
embe.pngZynq SoC システムアーキテクチャ3/5(火)~6(水)東京(XILINX)651エンベデッドコース2019年3月
Vivado.pngVivado Design Suite でのFPGA設計導入3/7(木)~8(金)東京(XILINX)652FPGAデバイス&ツールコース2019年3月
embe.pngARTYを使用したMicroBlaze開発入門3/7(木)新横浜(hdLab)664エンベデッドコース2019年3月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3/8(金)新横浜(hdLab)665FPGAデバイス&ツールコース2019年3月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級3/11(月)~12(火)新横浜(hdLab)666FPGAデバイス&ツールコース2019年3月
embe.png[入門] C/C++によるSDSoC開発環境3/12(火)東京(XILINX)653エンベデッドコース2019年3月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法3/13(水)~14(木)東京(XILINX)654エンベデッドコース2019年3月
DSP.pngXilinx/Vivado HLSツールを使ったC言語入門3/18(月)新横浜(hdLab)667DSPコース2019年3月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック3/19(火)~20(水)東京(XILINX)655FPGAデバイス&ツールコース2019年3月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発3/27(水)~28(木)
東京(XILINX)656エンベデッドコース2019年3月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発3/29(金)
東京(XILINX)657エンベデッドコース2019年3月

このコースでは、System Generator の活用方法、および最新かつ 低コストの DSP デザインを構築するために必要な手法について紹介します。System Generator for DSP、インプリメンテーションツール、およびハードウェア協調シミュレーションを使用して DSP の機能をインプリメントする方法について学習することに重点をおきます。 また、評価ボー ドを使用した実践的な演習を行うことによって、ザイリンクス FPGA を使用し、 アルゴリズムをインプリメントすることから ハードウェアのシミュレーションまでのフローを学べます。

[このコースで学べること]

コース名System Generator を使用したDSPデザイン
ソフトウェアツールSystem Generator 2013.3
Vivado Design Suite 2013.3
MATLAB/Simulink R2013
ハードウェアKintex-7 FPGA KC705 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者MATLAB®、Simulink®を使用した DSP アルゴリズムのインプリメンテーションの経験があるシステム エンジニア およびロジック設計者で System Generator for DSP を使用予定の方
受講要件 ・MATLAB および Simulink ソフトウェアの使用経験がある方
・サンプリング理論に関する基礎知識がある方
コース内容・System Generator の概要
・Simulink ソフトウェアの基礎
・演習 1 : Simulink ソフトウェアの使用
・ザイリンクス デザイン キャプチャの基礎
・演習 2 : ザイリンクス System Generator の起動
・信号配線
・演習 3 : 信号配線
・制御回路のインプリメント
・演習 4 : 制御回路のインプリメント
・マルチレート システム
・演習 5 : MAC ベース FIR デザイン
・フィルタ設計
・演習 6 : FIR Compiler ブロックを使用したFIR フィルタの設計
・System Generator、Vivado Design Suite、および Vivado HLS の統合
・演習 7 : System Generator と Vivado IDE の統合
・Kintex-7 FPGA DSP プラットフォーム
・演習 8a : System Generator と Vivado HLS の統合
 (または) 演習 8 : AXI4-Lite インターフェイスの合成