Vivado Design Suite でのUltraFast設計手法

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
embe.pngC/C++によるSDSoC開発環境と設計手法12/5(水)~6(木)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/5(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/13(木)~14(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/18(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/19(水)~20(木)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/19(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/21(金)東京(XILINX)受付終了エンベデッドコース2018年12月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級1/8(火)~9(水)新横浜(hdLab)658FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのFPGA設計導入1/10(木)~11(金)東京(XILINX)640FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのUltraFast設計手法1/16(水)東京(XILINX)641FPGAデバイス&ツールコース2019年1月
CONN.pngPCI Express デザイン1/17(木)~18(金)東京(XILINX)642高速インターフェイスコース2019年1月
embe.pngZynq SoC システムアーキテクチャ1/22(火)~23(水)東京(XILINX)643エンベデッドコース2019年1月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー1/24(木)~25(金)新横浜(hdLab)659FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック1/31(木)~2/1(金)東京(XILINX)644FPGAデバイス&ツールコース2019年1月
Vivado.pngVivado Design Suite でのFPGA設計導入2/7(木)~8(金)東京(XILINX)645FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite を使用したシミュレーション2/12(火)新横浜(hdLab)660FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション2/13(水)東京(XILINX)646FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite でのタイミング制約と解析2/13(水)新横浜(hdLab)661FPGAデバイス&ツールコース2019年2月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成2/14(木)~15(金)東京(XILINX)647DSPコース2019年2月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級2/19(火)~20(水)新横浜(hdLab)662FPGAデバイス&ツールコース2019年2月
Vivado.pngVivado Design Suite ツールフロー2/20(水)東京(XILINX)648FPGAデバイス&ツールコース2019年2月
embe.pngZynq SoC エンベデッドシステム開発2/21(木)~22(金)東京(XILINX)649エンベデッドコース2019年2月
embe.pngアドバンスドエンベデッドシステムハードウェア開発2/26(火)~27(水)東京(XILINX)650エンベデッドコース2019年2月
Vivado.pngVivado Design Suite でのタイミング クロージャ2/28(木)新横浜(hdLab)663FPGAデバイス&ツールコース2019年2月
embe.pngZynq SoC システムアーキテクチャ3/5(火)~6(水)東京(XILINX)651エンベデッドコース2019年3月
Vivado.pngVivado Design Suite でのFPGA設計導入3/7(木)~8(金)東京(XILINX)652FPGAデバイス&ツールコース2019年3月
embe.pngARTYを使用したMicroBlaze開発入門3/7(木)新横浜(hdLab)664エンベデッドコース2019年3月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3/8(金)新横浜(hdLab)665FPGAデバイス&ツールコース2019年3月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級3/11(月)~12(火)新横浜(hdLab)666FPGAデバイス&ツールコース2019年3月
embe.png[入門] C/C++によるSDSoC開発環境3/12(火)東京(XILINX)653エンベデッドコース2019年3月
embe.png[実践] C/C++によるSDSoC開発環境と設計手法3/13(水)~14(木)東京(XILINX)654エンベデッドコース2019年3月
DSP.pngXilinx/Vivado HLSツールを使ったC言語入門3/18(月)新横浜(hdLab)667DSPコース2019年3月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック3/19(火)~20(水)東京(XILINX)655FPGAデバイス&ツールコース2019年3月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発3/27(水)~28(木)
東京(XILINX)656エンベデッドコース2019年3月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発3/29(金)
東京(XILINX)657エンベデッドコース2019年3月

ここでは、Vivado® Design Suite とその設計スキルを最大限に活用した FPGA デザインの作成方法を学習します。その内容には、Vivado ツールを使用したシステム リセット デザイン、同期化回路、HDL コーディングの最適化テクニック、タイミング クロージャ テクニックなど、デザインのスピードと信頼性を向上させるために必要なスキルの説明が含まれます。このコースでは、この情報を FPGA 設計手法のケース スタディの形で説明していきます。これに伴って FPGA 設計手法チェックリストも紹介されています。

[このコースで学べること]

コース名Vivado Design Suite でのUltraFast設計手法
ソフトウェアツールVivado Design Suite 2015.1
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者デザインのパフォーマンスおよび設計の生産性を向上させたる FPGA デザインに最適な設計手法を身に付けたいエンジニア
受講要件・FPGA の設計テクニックに関する基本知識
・Verilog または VHDL の中級レベルの知識
・Vivado Design Suite の知識
コース内容・UltraFast設計手法
・HDL コーディング手法
・リセット手法
・演習 1: リセット
・演習 2: SRL および DSP の推論
・同期化回路とクロックインタラクションレポート
・タイミング クロージャ
・UltraFast設計手法ケース スタディ
・演習 3: タイミング クロージャとデザインの変換
・まとめ
・付録 : パイプライン処理の演習