UltraScale アーキテクチャ FPGA デザイン

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入1/11(木)~12(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年1月
DSP.pngCコード ベースの設計 : Vivado HLS を使用した高位合成1/16(火)~17(水)東京(XILINX)受付終了DSPコース2018年1月
Vivado.pngVivado Design Suite を使用したシミュレーション1/16(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年1月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック1/18(木)~19(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年1月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級1/18(木)~19(金)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年1月
DSP.pngSystem Generator を使用したDSPデザイン1/23(火)~24(水)新横浜(hdLab)受付終了DSPコース2018年1月
embe.pngZynq All Programmable SoC システムアーキテクチャ1/25(木)~26(金)東京(XILINX)受付終了エンベデッドコース2018年1月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級1/25(木)~26(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年1月
Vivado.pngVivado Design Suite ツールフロー1/30(火)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年1月
embe.pngC/C++によるSDSoC開発環境と設計手法2/1(木)~2(金)東京(XILINX)538エンベデッドコース2018年2月
Vivado.pngVivado Design Suite でのタイミング制約と解析2/5(月)新横浜(hdLab)556FPGAデバイス&ツールコース2018年2月
embe.pngZynq All Programmable SoC エンベデッドシステム開発2/8(木)~9(金)東京(XILINX)539エンベデッドコース2018年2月
Vivado.pngVivado Design Suite でのタイミング クロージャ2/13(火)新横浜(hdLab)557FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション2/14(水)東京(XILINX)540FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのFPGA設計導入2/15(木)~16(金)東京(XILINX)541FPGAデバイス&ツールコース2018年2月
CONN.pngPCI Express デザイン2/20(火)~21(水)東京(XILINX)542高速インターフェイスコース2018年2月
DSP.pngCコード ベースの設計 : Vivado HLS を使用した高位合成2/22(木)~23(金)新横浜(hdLab)
※東京(XILINX)から変更
543DSPコース2018年2月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー2/27(火)~28(水)新横浜(hdLab)560FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite ツールフロー2/28(水)東京(XILINX)544FPGAデバイス&ツールコース2018年2月
Vivado.pngVivado Design Suite でのFPGA設計導入3/6(火)~7(水)東京(XILINX)547FPGAデバイス&ツールコース2018年3月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級3/6(火)~7(水)新横浜(hdLab)561FPGAデバイス&ツールコース2018年3月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発3/8(木)~9(金)東京(XILINX)545エンベデッドコース2018年3月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門3/13(火)新横浜(hdLab)563FPGAデバイス&ツールコース2018年3月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門3/14(水)新横浜(hdLab)564エンベデッドコース2018年3月
embe.pngC/C++によるSDSoC開発環境と設計手法3/15(木)~16(金)東京(XILINX)546エンベデッドコース2018年3月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック3/22(木)~23(金)東京(XILINX)548FPGAデバイス&ツールコース2018年3月
embe.pngアドバンスドエンベデッドシステムハードウェア開発3/27(火)~28(水)東京(XILINX)549エンベデッドコース2018年3月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発3/29(木)東京(XILINX)550エンベデッドコース2018年3月
embe.pngARTYを使用したMicroBlaze開発入門3/29(木)新横浜(hdLab)566エンベデッドコース2018年3月

このコースでは、FPGA の使用経験を持つ設計者とその経験のない設計者の両方を対象に、最先端の UltraScale™ アーキテクチャをいかした設計方法を紹介します。ここでは Vivado® Design Suite を使用して、UltraScale FPGA ファミリの新しいリソースや改良されたリソースを活用した設計方法を身に付けることに重点を置いています。

具体的には、新しい CLB リソース、クロック管理リソース (MMCM、PLL)、グローバル クロック リソース、リージョナル クロック リソース、メモリ リソース、DSP リソース、ソース同期リソースなどについて解説します。また、専用トランシーバーや Transceiver Wizard の改善点、Memory Interface Generator (MIG) 使用や新しい DDR4 メモリ インターフェイスの性能についても説明しています。

さらに、デザインおよび IP を UltraScale アーキテクチャへ移行する最善の方法について考察し、Vivado Design Suite を使用したデザイン移行について説明します。講義と演習を組み合わせたトレーニングにより、基本原則に基づきながらも実践的な応用を可能にします。

[このコースで学べること]

コース名UltraScale アーキテクチャ FPGA デザイン
ソフトウェアツールVivado Design Suite 2016.1
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者UltraScale デバイス ファミリを使用するすべての設計者
受講要件・「Vivado Desin SuiteでのFPGA 設計導入コース」を修了した方
・VHDL または Verilog の中級レベルの知識
コース内容1 日目
・UltraScale アーキテクチャの概要
・デザイン移行に推奨されるソフトウェア
・CLB アーキテクチャおよび HDL コーディング スタイル
・演習 1 : CLB リソースの最適なコーディング スタイル
・クロック リソース
・演習 2 : クロックの移行
・演習 3 : クロック リソース
・メモリ リソースおよび DSP リソース
・演習 4 : DDR3 MIG デザインの移行
・演習 5 : DDR4 MIG デザインの作成
2 日目
・I/O リソース
・演習 6 : コンポーネント モード I/O
・FPGA デザインの移行
・デザイン移行のケース スタディ
・演習 7 : QSGMII デザインの移行
・演習 8 : 10G PCS/PMA および MAC デザインの移行
・デモ : Transceiver Wizard
・トランシーバー概要
・演習 9 : トランシーバー コア リソース