Vivado Design Suite でのFPGA設計導入

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門7/2(木)
10:00~17:30
申込締切日:6/23
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2020年7月
embe.pngARTYを使用したMicroBlaze開発入門7/3(金)
10:00~17:30
申込締切日:6/24
新横浜(hdLab)受付終了エンベデッドコース2020年7月
embe.pngVITISでのソフトウエア開発環境7/3(金)
10:00~17:30
申込締切日:6/24
オンライン受付終了エンベデッドコース2020年7月
Vivado.pngXilinxボードワークショップ7/6(月)
14:00~18:00
申込締切日:6/25
新横浜(hdLab)開催中止FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/9(木)~10(金)
10:00~17:30
申込締切日:6/30
オンライン受付終了FPGAデバイス&ツールコース2020年7月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級7/9(木)~10(金)
10:00~18:00
申込締切日:6/30
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/15(水)
10:00~17:30
申込締切日:7/6
オンライン受付終了FPGAデバイス&ツールコース2020年7月
Vivado.pngVivado Design Suite でのタイミング制約と解析7/16(木)
10:00~17:30
申込締切日:7/7
オンライン受付終了FPGAデバイス&ツールコース2020年7月
embe.pngZynq SoC エンベデッドシステム開発7/16(木)~17(金)
10:00~18:00
申込締切日:7/7
新横浜(hdLab)受付終了エンベデッドコース2020年7月
Vivado.pngVivado Design Suite でのタイミング クロージャ7/17(金)
10:00~17:30
申込締切日:7/8
オンライン受付終了FPGAデバイス&ツールコース2020年7月
Vivado.pngXilinxボードワークショップ7/20(月)
14:00~18:00
申込締切日:7/9
新横浜(hdLab)受付終了FPGAデバイス&ツールコース2020年7月
no_image.pngZynq UltraScale+ MPSoC システムアーキテクチャ7/21(火)~22(水)
10:00~18:00
申込締切日:7/10
オンライン開催中止アドバンスドコース2020年7月
Vivado.pngVivado Design Suite ツールフロー7/29(水)
10:00~17:30
申込締切日:7/16
オンライン809FPGAデバイス&ツールコース2020年7月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/30(木)~31(金)
10:00~18:00
申込締切日:7/17
オンライン810FPGAデバイス&ツールコース2020年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/30(木)~31(金)
10:00~18:00
申込締切日:7/17
新横浜(hdLab)811FPGAデバイス&ツールコース2020年7月
Vivado.pngXilinxボードワークショップ8/3(月)
14:00~18:00
申込締切日:7/21
新横浜(hdLab)814FPGAデバイス&ツールコース2020年8月
Vivado.pngVivado Design Suite でのインプリメント手法8/4(火)
10:00~17:30
申込締切日:7/22
オンライン815FPGAデバイス&ツールコース2020年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/4(火)~5(水)
10:00~18:00
申込締切日:7/22
東京(XILINX)816DSPコース2020年8月
Vivado.pngVivado Design Suite を使用したIPの管理8/5(水)
10:00~17:30
申込締切日:7/27
オンライン817FPGAデバイス&ツールコース2020年8月
embe.pngVITISでのソフトウエア開発環境8/7(金)
10:00~18:00
申込締切日:7/29
オンライン818エンベデッドコース2020年8月
no_image.pngZynq UltraScale+ MPSoC ハードウェアデザイン8/12(水)
10:00~18:00
申込締切日:7/31
オンライン819アドバンスドコース2020年8月
Vivado.pngVivado Design Suite でのFPGA設計導入8/13(木)~14(金)
10:00~17:30
申込締切日:8/3
オンライン820FPGAデバイス&ツールコース2020年8月
Vivado.pngXilinxボードワークショップ8/17(月)
14:00~18:00
申込締切日:8/5
新横浜(hdLab)821FPGAデバイス&ツールコース2020年8月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発8/18(火)~19(水)
10:00~18:00
申込締切日:8/6
東京(XILINX)822エンベデッドコース2020年8月
Vivado.pngVivado Design Suite でのUltraFast設計手法8/19(水)
10:00~17:30
申込締切日:8/7
オンライン823FPGAデバイス&ツールコース2020年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/20(木)
10:00~17:30
申込締切日:8/11
オンライン824FPGAデバイス&ツールコース2020年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/21(金)
10:00~17:30
申込締切日:8/12
オンライン825FPGAデバイス&ツールコース2020年8月
Vivado.pngVivado Design Suite ツールフロー8/26(水)
10:00~17:30
申込締切日:8/17
東京(XILINX)826FPGAデバイス&ツールコース2020年8月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級8/27(木)~28(金)
10:00~18:00
申込締切日:8/18
オンライン827FPGAデバイス&ツールコース2020年8月
no_image.pngVITISアクセラレーション開発8/27(木)~28(金)
10:00~18:00
申込締切日:8/18
東京(XILINX)828アドバンスドコース2020年8月
Vivado.pngXilinxボードワークショップ8/31(月)
14:00~18:00
申込締切日:8/20
新横浜(hdLab)829FPGAデバイス&ツールコース2020年8月
no_image.pngアドバンスドエンベデッドシステムソフトウェア開発9/1(火)
10:00~17:30
申込締切日:8/21
オンライン830アドバンスドコース2020年9月
embe.pngVITISでのソフトウエア開発環境9/2(水)
10:00~18:00
申込締切日:8/24
東京(XILINX)831エンベデッドコース2020年9月
embe.pngPetaLinuxツールを使用したエンベデッドデザイン9/3(木)~4(金)
10:00~18:00
申込締切日:8/25
東京(XILINX)832エンベデッドコース2020年9月
CONN.pngPCI Express デザイン9/8(火)~9(水)
10:00~17:30
申込締切日:8/28
東京(XILINX)833高速インターフェイスコース2020年9月
no_image.pngZynq UltraScale+ MPSoC ソフトウェアデザイン9/8(火)~9(水)
10:00~18:00
申込締切日:8/28
オンライン834アドバンスドコース2020年9月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック9/10(木)~11(金)
10:00~17:30
申込締切日:9/1
東京(XILINX)835FPGAデバイス&ツールコース2020年9月
Vivado.pngXilinxボードワークショップ9/14(月)
14:00~18:00
申込締切日:9/3
新横浜(hdLab)836FPGAデバイス&ツールコース2020年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/15(火)~16(水)
10:00~17:30
申込締切日:9/4
東京(XILINX)837FPGAデバイス&ツールコース2020年9月
embe.pngZynq SoC システムアーキテクチャ9/17(木)~18(金)
10:00~18:00
申込締切日:9/8
オンライン838エンベデッドコース2020年9月
no_image.pngVITISアクセラレーション開発9/24(木)~25(金)
10:00~18:00
申込締切日:9/11
東京(XILINX)839アドバンスドコース2020年9月
Vivado.pngVivado Design Suite ツールフロー9/24(木)
10:00~17:30
申込締切日:9/11
オンライン840FPGAデバイス&ツールコース2020年9月
Vivado.pngVivado Design Suite でのUltraFast設計手法9/25(金)
10:00~17:30
申込締切日:9/14
オンライン841FPGAデバイス&ツールコース2020年9月
no_image.pngSystem Generator を使用したDSPデザイン9/29(火)~30(水)
10:00~18:00
申込締切日:9/16
東京(XILINX)842アドバンスドコース2020年9月
Vivado.pngVivado Design Suite でのタイミング制約と解析9/29(火)
10:00~17:30
申込締切日:9/16
オンライン843FPGAデバイス&ツールコース2020年9月
Vivado.pngVivado Design Suite でのタイミング クロージャ9/30(水)
10:00~17:30
申込締切日:9/17
オンライン844FPGAデバイス&ツールコース2020年9月

このコースでは、同期設計手法、適切なデバイス リソースのインスタンシエート、HDL コーディング、およびピン割り当てを使用し、基本的な XDC タイミング制約を設定して効率的な FPGA デザインを構築します。また、Vivado™ Design Suite で、デザインの作成、合成、インプリメント、およびダウンロードを実行します。

[このコースで学べること]

コース名Vivado Design SuiteでのFPGA設計導入
ソフトウェアツールVivado Design Suite 2017.1
トレーニング期間2日間
受講料1名様 8TC or 107,800円(税込)
受講対象者初めてザイリンクスの FPGA を設計する HDL (VHDL または Verilog) の知識を持ったデジタル回路設計者
受講要件・HDL (VHDL または Verilog) の知識
・デジタル デザインの設計経験
コース内容1 日目
・UltraFast設計手法の概要
・FPGAアーキテクチャ、3DIC、SoCの概要
・Vivadoデザインフローの概要
・演習 1: Vivado Design Suiteプロジェクトベースフロー
・演習 2: Vivadoでの合成とインプリメンテーション
・クロック制約の概要
・演習 3: クロック制約の紹介
・演習 4: Vivado IDEの基本的なデザイン解析
2 日目
・クロック構造とレイアウト
・I/Oリソースの概要
・Vivado IPフロー
・演習 5: クロックリソースの使用
・FPGAコンフィギュレーションの概要
・まとめ
関連するビデオ※Xilinx社のサイトへ移動します。
Vivado デザイン フローの概要 (日本語吹替)
Vivado IDE 入門 (日本語吹替)