Vivado Design Suite を使用したIPの管理

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)開催中止エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)開催中止エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)受付終了エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)開催中止エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)受付終了エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)受付終了エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したシミュレーション10/3(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年10月
DSP.pngSystem Generator を使用したDSPデザイン10/4(木)~5(金)東京(XILINX)616DSPコース2018年10月
Vivado.pngVivado Design Suite でのUltraFast設計手法10/10(水)東京(XILINX)617FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite でのFPGA設計導入10/11(木)~12(金)東京(XILINX)618FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック10/18(木)~19(金)東京(XILINX)619FPGAデバイス&ツールコース2018年10月
embe.pngZynq SoC システムアーキテクチャ10/25(木)~26(金)東京(XILINX)620エンベデッドコース2018年10月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー10/25(木)~26(金)新横浜(hdLab)632FPGAデバイス&ツールコース2018年10月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/30(火)~31(水)新横浜(hdLab)633FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite ツールフロー11/1(木)新横浜(hdLab)621FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのFPGA設計導入11/8(木)~9(金)東京(XILINX)622FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング制約と解析11/13(火)新横浜(hdLab)634FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング クロージャ11/14(水)新横浜(hdLab)635FPGAデバイス&ツールコース2018年11月
embe.pngZynq SoC エンベデッドシステム開発11/15(木)~16(金)東京(XILINX)623エンベデッドコース2018年11月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級11/19(月)~20(火)新横浜(hdLab)636FPGAデバイス&ツールコース2018年11月
embe.pngアドバンスドエンベデッドシステムハードウェア開発11/21(水)~22(木)東京(XILINX)624エンベデッドコース2018年11月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション11/28(水)東京(XILINX)625FPGAデバイス&ツールコース2018年11月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成11/29(木)~30(金)東京(XILINX)626DSPコース2018年11月
embe.pngC/C++によるSDSoC開発環境と設計手法12/5(水)~6(木)東京(XILINX)627エンベデッドコース2018年12月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/5(水)新横浜(hdLab)637FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/13(木)~14(金)東京(XILINX)628FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/18(火)新横浜(hdLab)638FPGAデバイス&ツールコース2018年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/19(水)~20(木)東京(XILINX)629エンベデッドコース2018年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/19(水)新横浜(hdLab)639FPGAデバイス&ツールコース2018年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/21(金)東京(XILINX)630エンベデッドコース2018年12月

このコースでは、ザイリンクス FPGAの設計生産性を高めるための IPの管理方法を中心に説明します。
Vivado Design Suite で自分のデザインをIPとしてパッケージする手法をはじめ、リビジョン管理やデバッグに関する情報など従来のトレーニングにはなかったIPをメインにした内容になります。

[このコースで学べること]

コース名Vivado Design Suite を使用したIPの管理
ソフトウェアツールVivado Design Suite 2016.1
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者・Vivado Design Suiteを利用して効率良く設計したい方
・IPを使う方
・IPを作る方
・設計リソースの流用を考えている方
受講要件・Vivado Design Suiteの操作方法の基本的な知識を有する
コース内容基本的なIPの利用方法
・IPカタログによるIPのカスタマイズとデザインへの取り込み
・カスタマイズ済みIPの利用
・IPインテグレーターによるデザイン
・IPのバージョンアップ(IP Upgrade)
カスタムIPの作成による設計リソースの共有化
・カスタムIPのパッケージ化の手順
・演習
IPの管理方法
・IP コンテナーの使用によるIPファイル用のリビジョン管理の簡素化
・[Managed IP]によるIPの集約管理
・演習
IPインテグレーターによるデザイン
・IP インテグレーター (IPI)の理解
・IPI ブロックデザインの作成
・IPI ブロックデザインでのデバッグフロー
・演習