Vivado ロジック解析を使用したデバッグ テクニック

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)開催中止エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)開催中止エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)受付終了エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)開催中止エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)受付終了エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)受付終了エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したシミュレーション10/3(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年10月
DSP.pngSystem Generator を使用したDSPデザイン10/4(木)~5(金)東京(XILINX)616DSPコース2018年10月
Vivado.pngVivado Design Suite でのUltraFast設計手法10/10(水)東京(XILINX)617FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite でのFPGA設計導入10/11(木)~12(金)東京(XILINX)618FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック10/18(木)~19(金)東京(XILINX)619FPGAデバイス&ツールコース2018年10月
embe.pngZynq SoC システムアーキテクチャ10/25(木)~26(金)東京(XILINX)620エンベデッドコース2018年10月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー10/25(木)~26(金)新横浜(hdLab)632FPGAデバイス&ツールコース2018年10月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級10/30(火)~31(水)新横浜(hdLab)633FPGAデバイス&ツールコース2018年10月
Vivado.pngVivado Design Suite ツールフロー11/1(木)新横浜(hdLab)621FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのFPGA設計導入11/8(木)~9(金)東京(XILINX)622FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング制約と解析11/13(火)新横浜(hdLab)634FPGAデバイス&ツールコース2018年11月
Vivado.pngVivado Design Suite でのタイミング クロージャ11/14(水)新横浜(hdLab)635FPGAデバイス&ツールコース2018年11月
embe.pngZynq SoC エンベデッドシステム開発11/15(木)~16(金)東京(XILINX)623エンベデッドコース2018年11月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級11/19(月)~20(火)新横浜(hdLab)636FPGAデバイス&ツールコース2018年11月
embe.pngアドバンスドエンベデッドシステムハードウェア開発11/21(水)~22(木)東京(XILINX)624エンベデッドコース2018年11月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション11/28(水)東京(XILINX)625FPGAデバイス&ツールコース2018年11月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成11/29(木)~30(金)東京(XILINX)626DSPコース2018年11月
embe.pngC/C++によるSDSoC開発環境と設計手法12/5(水)~6(木)東京(XILINX)627エンベデッドコース2018年12月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門12/5(水)新横浜(hdLab)637FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite でのFPGA設計導入12/13(木)~14(金)東京(XILINX)628FPGAデバイス&ツールコース2018年12月
Vivado.pngVivado Design Suite を使用したIPの管理12/18(火)新横浜(hdLab)638FPGAデバイス&ツールコース2018年12月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発12/19(水)~20(木)東京(XILINX)629エンベデッドコース2018年12月
Vivado.pngVivado Design Suite での大規模デザインの設計手法12/19(水)新横浜(hdLab)639FPGAデバイス&ツールコース2018年12月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発12/21(金)東京(XILINX)630エンベデッドコース2018年12月

FPGA デザインがその複雑さを増しつつある中で、開発者は設計およびデバッグの時間を短縮する方法を常に必要としています。強力でありながら使いやすい Vivado® ロジック解析を使用するデバッグ ソリューションは、検証とデバッグにかかる時間を最小限に抑えることができます。  このトレーニング コースでは、コアおよびツールについて紹介し、トリガーの有効な使用法を説明するだけでなく、デザインを効率的にデバッグすることで設計/開発の総時間の短縮を可能する方法を示します。このコースには、Vivado デバッグ ツールを使用することで、検証やデバッグにおける課題をいかに解決できるかを学習する実践的な演習が含まれます。

[このコースで学べること]

コース名VVivado ロジック解析を使用したデバッグ テクニック
ソフトウェアツールVivado Design Suite 2015.3
ハードウェアKintex-7 FPGA KC705ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者検証やデバッグに要する時間を短縮したいと考えるシステムおよびロジックの設計者
受講要件・HDL (VHDL または Verilog) の基礎知識がある方
・基本的な FPGA 設計スキル
・中級レベルの FPGA 設計スキル
・「Vivado Design Suite でのFPGA 設計導入」コースの修了、または同等の知識を有する
コース内容・Vivado Logic Analyzerツールの動作の仕組み
・デバッグ コアの追加 - ネットリスト挿入フロー
・演習 1: ネットリスト挿入フローを使用したデバッグ コアの挿入
・デバッグ コアのインスタンシエート - HDL インスタンシエーション フロー
・演習 2: HDL インスタンシエーション フローを使用したデバッグ コアの追加
・IP インテグレーターでのデバッグ フロー
・演習 3: デバッグ フロー - IPI ブロック デザイン
・データのトリガーおよび可視化
・活用テクニックとヒント
・演習 4: 活用テクニックとヒント
・スクリプト
・演習 5: VIO Tcl スクリプト
・リモート アクセス
・演習 6: リモート アクセス[オプション]