Vivado Design Suite ツールフロー

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite でのFPGA設計導入4/5(木)~6(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC システムアーキテクチャ4/17(火)~18(水)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngVivado Design Suite を使用したシミュレーション4/18(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
embe.pngZynq All Programmable SoC エンベデッドシステム開発4/26(木)~27(金)東京(XILINX)受付終了エンベデッドコース2018年4月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー4/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年4月
Vivado.pngVivado Design Suite でのFPGA設計導入5/8(火)~9(水)東京(XILINX)574FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション5/16(水)東京(XILINX)575FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック5/17(木)~18(金)東京(XILINX)576FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング制約と解析5/22(火)新横浜(hdLab)586FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite ツールフロー5/23(水)東京(XILINX)577FPGAデバイス&ツールコース2018年5月
Vivado.pngVivado Design Suite でのタイミング クロージャ5/23(水)新横浜(hdLab)587FPGAデバイス&ツールコース2018年5月
embe.pngアドバンスドエンベデッドシステムハードウェア開発5/24(木)~25(金)東京(XILINX)578エンベデッドコース2018年5月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成5/29(火)~30(水)東京(XILINX)579DSPコース2018年5月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)588FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)580FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)589FPGAデバイス&ツールコース2018年6月
embe.pngZynq All Programmable SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)581エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)582エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)590FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)583エンベデッドコース2018年6月

このコースは、FPGA 設計の初心者向けに FPGA の開発サイクルの概要およびフレームワークを紹介します。ここでは、FPGA 設計をすぐに開始するためのプランニング、テクニック、ストラテジ、そして FPGA ツール フローについて学ぶことができます。フローには、システムの仕様から FPGA の詳細な仕様、合成、検証、インプリメンテーション、そしてダウンロードが含まれます。デザイン サイクル全体を通して使用される Vivado™ Design Suite 内のさまざまなツールについても紹介します。

[このコースで学べること]

コース名Vivado Design Suite ツールフロー
ソフトウェアツールVivado Design Suite 2017.1
トレーニング期間1日間
受講料お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者初めて FPGA を設計し、FPGA のデザイン サイクルや Vivado Design Suite の主要機能について学びたいデジタル回路設計者
受講要件・HDL (VHDL または Verilog) の基礎知識がある方
コース内容・Vivadoデザインフローの概要
・Vivado Design Suiteのプロジェクトベースモード
・ビヘイビアーシミュレーション
・演習 1 : Vivado Design Suiteプロジェクトベースフロー
・合成とインプリメンテーション
・演習 2 : Vivadoでの合成とインプリメンテーション
・Timing Constraintsウィザード
・演習 3 : Vivadoデザイン ルール チェック(オプション)
・演習 4 : Timing Constraintsウィザード(オプション)
・I/O ピン プランニングおよびクロック制約
・Vivado Design SuiteのI/Oピン配置
・演習 5 : Vivado Design Suite I/O ピンプランニング
・Vivado IPフロー
・演習 6 : Vivado IPフロー (オプション)
(2017/08/03更新)