Zynq SoC システムアーキテクチャ

カテゴリ講座名日程場所状況カテゴリー(内部用)日程(内部用)
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門6/5(火)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite でのFPGA設計導入6/7(木)~8(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年6月
Vivado.pngVivado Design Suite を使用したIPの管理6/12(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発6/20(水)~21(木)東京(XILINX)受付終了エンベデッドコース2018年6月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発6/22(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.pngVivado Design Suite での大規模デザインの設計手法6/27(水)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年6月
embe.pngC/C++によるSDSoC開発環境と設計手法6/28(木)~29(金)東京(XILINX)受付終了エンベデッドコース2018年6月
Vivado.png[Verilog] Xilinx/Vivadoツールを使ったRTL設計初級7/3(火)~4(水)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入7/5(木)~6(金)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite を使用したシミュレーション7/10(火)新横浜(hdLab)開催中止FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのUltraFast設計手法7/11(水)東京(XILINX)開催中止FPGAデバイス&ツールコース2018年7月
CONN.pngPCI Express デザイン7/12(木)~13(金)東京(XILINX)受付終了高速インターフェイスコース2018年7月
embe.pngZynq SoC システムアーキテクチャ7/19(木)~20(金)東京(XILINX)受付終了エンベデッドコース2018年7月
Vivado.pngVivado ロジック解析を使用したデバッグ テクニック7/26(木)~27(金)東京(XILINX)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngXILINX FPGA向けRTL設計スタイルガイドセミナー7/26(木)~27(金)新横浜(hdLab)受付終了FPGAデバイス&ツールコース2018年7月
Vivado.pngVivado Design Suite でのFPGA設計導入8/2(木)~3(金)東京(XILINX)596FPGAデバイス&ツールコース2018年8月
Vivado.png[VHDL] Xilinx/Vivadoツールを使ったRTL設計初級8/6(月)~7(火)新横浜(hdLab)609FPGAデバイス&ツールコース2018年8月
embe.pngZynq SoC エンベデッドシステム開発8/7(火)~8(水)東京(XILINX)597エンベデッドコース2018年8月
Vivado.pngVivado Design Suite でのタイミング制約と解析8/21(火)新横浜(hdLab)610FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのタイミング クロージャ8/22(水)新横浜(hdLab)611FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite ツールフロー8/24(金)東京(XILINX)598FPGAデバイス&ツールコース2018年8月
Vivado.pngVivado Design Suite でのパーシャルリコンフィギュレーション8/29(水)東京(XILINX)599FPGAデバイス&ツールコース2018年8月
DSP.pngCコード ベースの設計 : Vivado HLx を使用した高位合成8/30(木)~31(金)東京(XILINX)600DSPコース2018年8月
embe.pngアドバンスドエンベデッドシステムハードウェア開発9/4(火)~5(水)東京(XILINX)601エンベデッドコース2018年9月
embe.pngXilinx/Vivado HLSツールを使ったC言語入門9/5(水)新横浜(hdLab)612エンベデッドコース2018年9月
Vivado.pngVivado Design Suite でのFPGA設計導入9/6(木)~7(金)東京(XILINX)602FPGAデバイス&ツールコース2018年9月
embe.pngZynq SoC エンベデッドシステムソフトウェア開発9/11(火)~12(水)東京(XILINX)603エンベデッドコース2018年9月
Vivado.pngVivado Design Suite での大規模デザインの設計手法9/11(火)新横浜(hdLab)613FPGAデバイス&ツールコース2018年9月
embe.pngアドバンスドエンベデッドシステムソフトウェア開発9/13(木)東京(XILINX)604エンベデッドコース2018年9月
Vivado.pngVivado Design Suite を使用したArtix-7 FPGA設計・開発入門9/19(水)新横浜(hdLab)614FPGAデバイス&ツールコース2018年9月
embe.pngARTYを使用したMicroBlaze開発入門9/26(水)新横浜(hdLab)615エンベデッドコース2018年9月
embe.pngC/C++によるSDSoC開発環境と設計手法9/27(木)~28(金)東京(XILINX)605エンベデッドコース2018年9月

ザイリンクス Zynq SoC によって新しいレベルのシステム設計が可能になります。 このコースはシステム設計経験者を対象とし、チップ上に Zynq SoC システムを効率的に構築する方法について学びます。Zynq SoC プロジェクトの設計過程において適切な判断を下すために役立つ Zynq アーキテクチャの特長および利点について解説します。ここでは、ARM® Cortex™-A9 プロセッサ ベースのプロセッシング システム (PS) と統合されたプログラマブル ロジック (PL) のアーキテクチャについて、Zynq SoC を適切に、そして効率的に活用するにあたって十分な詳細情報を提供します。  また、PS、I/O ペリフェラル、タイマー、キャッシュ、DMA、割り込み、メモリ コントローラーを構成する個々のコンポーネントの詳細も扱います。特に、PL ユーザー ロジックからの PS DDR コントローラーへの有効なアクセスと使用、PL と PS の効率的な接続、設計テクニック、トレードオフ、PS または PL に機能を実装する際の利点について、重点的に解説します。

[このコースで学べること]

コース名Zynq SoC システムアーキテクチャ
ソフトウェアツールVivado Design Suite 2017.1
ハードウェアZynq-7000 SoC ZC702 ボード
トレーニング期間2日間
受講料お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者Zynq® SoC を使用したシステム構築に携わるシステム設計エンジニア
受講要件 ・デジタル システム アーキテクチャの設計経験
・マイクロプロセッサのアーキテクチャに関する基礎知識
・C プログラミングに関する基礎知識
・HDL モデル作成の経験
コース内容1 日目
・Zynq SoC 概要
・アプリケーション プロセッサー ユニット (APU)の内部
・演習 1 : Zynq SoC プラットフォームの構築
・プロセッサ入力/出力ペリフェラル
・AXI の概要
・Zynq SoC PS/PL インタフェース
・演習 2 : Zynq SoC のプログラマブル ロジックの統合
・Zynq SoC のブート
・演習 3 : Zynq SoC での DMA の使用
2 日目
・Zynq SoC のメモリ リソース
・パフォーマンス 目標の達成
・演習 4 : ポート選択のシステム パフォーマンスへの影響
・Zynq SoC ハードウェア デザイン
・Zynq SoC ソフトウェア デザイン
・Zynq SoC のデバッグ
・演習 5 : Zynq SoC でのデバッグ
・Zynq SoC 向けツールとリファレンス デザイン
・演習 6 : Zynq SoC での Linux アプリケーションの実行と デバッグ